公开(公告)号：CN101740553A

公开(公告)日：2010-06-16

申请号：CN200910222543.7

申请日：2009-11-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卿恺明 ,  萧景文 ,  王宗鼎 ,  曾明鸿 ,  陈承先

IPC: H01L25/00 ,  H01L23/473 ,  H01L23/522

CPC classification number: H01L25/0657 ,  H01L23/46 ,  H01L23/473 ,  H01L23/481 ,  H01L23/49811 ,  H01L23/49827 ,  H01L23/49894 ,  H01L23/5226 ,  H01L24/82 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06544 ,  H01L2225/06589 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/14 ,  H01L2924/014 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 一种包括3DIC叠层中的冷却通道的集成电路结构，该管芯包括：半导体衬底；第一介电层，在半导体衬底之上；互连结构，包括介电层中的金属线和通孔；多个通道，从半导体衬底内部延伸到介电层内部；以及介电膜，在互连结构之上并密封多个通道的一部分。多个通道被配置为使液体流过其中。

公开(公告)号：CN101308834A

公开(公告)日：2008-11-19

申请号：CN200810084038.6

申请日：2008-03-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈承先 ,  郭正铮 ,  卿恺明 ,  陈志华

IPC: H01L23/522 ,  H01L27/02

CPC classification number: H01L21/76898 ,  H01L23/481 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种集成电路结构，包括衬底、位于衬底之中的从一端逐渐变窄的穿透硅通道、由衬底上表面延伸进入衬底的硬掩膜区，其中此硬掩膜围绕穿透硅通道的上方部分、位于衬底上的介电层、以及由介电层的上表面向穿透硅通道延伸的金属柱，其中金属柱包含与穿透硅通道的填充材料相同的材料。

公开(公告)号：CN101308813A

公开(公告)日：2008-11-19

申请号：CN200710199881.4

申请日：2007-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 普翰屏 ,  楼百尧 ,  王宗鼎 ,  萧景文 ,  卿恺明 ,  郭正铮 ,  邱文智 ,  鲁定中 ,  侯上勇

IPC: H01L21/78 ,  H01L21/50

CPC classification number: H01L21/78 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05023 ,  H01L2224/051 ,  H01L2224/05572 ,  H01L2224/056 ,  H01L2224/11 ,  H01L2924/00014

Abstract: 本发明涉及一种元件的制造方法。提供基底，包括多个芯片，芯片间是以切割线区域分隔，其中基底上至少形成一结构层。以黄光光刻和蚀刻工艺移除切割线区域中的部分结构层，形成多个开口。沿着切割线区域切割基底。在另一个实施例中，提供第一基底，其中第一基底上至少形成第一结构层。图形化第一结构层，于第一切割线区域中形成多个第一开口。提供第二基底，其中第二基底上至少形成第二结构层。图形化第二结构层，于第二切割线区域中形成多个第二开口。接合第一基底和第二基底，形成堆叠结构。沿着第一切割线区域和第二切割线区域切割堆叠结构。本发明提出的半导体元件的制造方法可减少切割工艺产生的剥离、崩缺或脱层等问题，改善生产合格率。

公开(公告)号：CN101853778B

公开(公告)日：2012-07-18

申请号：CN201010106642.1

申请日：2010-01-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卿恺明

IPC: H01L21/00 ,  H01L21/77

CPC classification number: H01L24/05 ,  H01L23/5283 ,  H01L24/03 ,  H01L24/10 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/02126 ,  H01L2224/0361 ,  H01L2224/03622 ,  H01L2224/0401 ,  H01L2224/05557 ,  H01L2224/05558 ,  H01L2224/05572 ,  H01L2224/05644 ,  H01L2224/13 ,  H01L2224/13009 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/13582 ,  H01L2224/13644 ,  H01L2224/13655 ,  H01L2224/16059 ,  H01L2224/16147 ,  H01L2224/811 ,  H01L2224/81139 ,  H01L2224/8114 ,  H01L2224/81815 ,  H01L2225/06513 ,  H01L2225/06555 ,  H01L2225/06593 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01002 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/01014 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 一种堆叠及对位多个集成电路的方法及系统。该方法包含提供一具有至少一漏斗形插槽的第一集成电路，提供一第二集成电路，将第二集成电路至少一突出部与该至少一漏斗形插槽进行对位，以及将该第一集成电路与该第二集成电路进行结合。该系统包含具有至少一漏斗形插槽的第一集成电路，金属化扩散阻障层配置于该漏斗形插槽的内部，以及一第二集成电路，其中该至少一漏斗形插槽用以承接该第二集成电路的一突出部。由于插槽具有漏斗形状允许该上芯片或晶片及该下芯片或晶片进行主动对位，符合所需的精确度，因此降低该上及下芯片或晶片及受损的风险以及该堆叠及结合程序的所有成本。

公开(公告)号：CN101494112B

公开(公告)日：2011-06-08

申请号：CN200810089709.8

申请日：2008-03-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 卿恺明 ,  陈承先

IPC: H01F17/04 ,  H01F41/00

CPC classification number: H01F41/046 ,  H01F17/0013 ,  H01F17/0033 ,  Y10T29/4902

Abstract: 本发明涉及一种线圈电感的形成方法，包含下列步骤：形成多个底部导电结构于第一电介质层上；接着形成多对侧部导电结构，其中每对侧部导电结构分别直立形成于每个底部导电结构的第一端点及第二端点上；形成第二电介质层于该第一电介质层上，该第二电介质层覆盖该底部导电结构及侧部导电结构；以及形成多个顶部导电结构于该第二电介质层上，其中每个顶部导电结构电性连接每一对侧部导电结构；所述底部导电结构、侧部导电结构及顶部导电结构共同形成该线圈电感结构。

公开(公告)号：CN101414589B

公开(公告)日：2010-09-08

申请号：CN200810170532.4

申请日：2008-10-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志华 ,  陈承先 ,  郭正铮 ,  许国经 ,  卿恺明

IPC: H01L23/482 ,  H01L23/52 ,  H01L21/60 ,  H01L21/768

CPC classification number: H01L21/76898 ,  H01L21/6835 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L2221/6834 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05647 ,  H01L2224/13009 ,  H01L2924/0002 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00014 ,  H01L2224/05552

Abstract: 本发明涉及一种集成电路及形成该集成电路的方法，包含一基板；一硅贯通电极，延伸入基板中；一硅贯通电极转接垫，与硅贯通电极间隔一距离设置，以不环绕该硅贯通电极；以及一金属线，位于硅贯通电极上，且与硅贯通电极及一硅贯通电极转接垫电性连接。

公开(公告)号：CN104617043A

公开(公告)日：2015-05-13

申请号：CN201510029812.3

申请日：2007-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 普翰屏 ,  楼百尧 ,  王宗鼎 ,  萧景文 ,  卿恺明 ,  郭正铮 ,  邱文智 ,  鲁定中 ,  侯上勇

IPC: H01L21/78 ,  H01L21/50

CPC classification number: H01L21/78 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05023 ,  H01L2224/051 ,  H01L2224/05572 ,  H01L2224/056 ,  H01L2224/11 ,  H01L2924/00014

Abstract: 本发明涉及一种元件的制造方法。提供基底，包括多个芯片，芯片间是以切割线区域分隔，其中基底上至少形成一结构层。以黄光光刻和蚀刻工艺移除切割线区域中的部分结构层，形成多个开口。沿着切割线区域切割基底。在另一个实施例中，提供第一基底，其中第一基底上至少形成第一结构层。图形化第一结构层，于第一切割线区域中形成多个第一开口。提供第二基底，其中第二基底上至少形成第二结构层。图形化第二结构层，于第二切割线区域中形成多个第二开口。接合第一基底和第二基底，形成堆叠结构。沿着第一切割线区域和第二切割线区域切割堆叠结构。本发明提出的半导体元件的制造方法可减少切割工艺产生的剥离、崩缺或脱层等问题，改善生产合格率。

公开(公告)号：CN101728362A

公开(公告)日：2010-06-09

申请号：CN200910119324.6

申请日：2009-03-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾明鸿 ,  卿恺明 ,  陈承先 ,  萧景文 ,  黃宏麟 ,  王宗鼎 ,  谢元智

IPC: H01L23/538 ,  H01L23/48 ,  H01L21/50 ,  H01L21/60

CPC classification number: H01L25/0657 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49833 ,  H01L25/50 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05568 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06555 ,  H01L2924/01019 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/15311 ,  H01L2924/00

Abstract: 本发明提出了一种堆叠半导体衬底的系统、结构和制造方法。第一衬底包括第一侧与第二侧。穿透衬底通孔从第一衬底的第一侧突出，穿透衬底通孔的第一突出部具有导电保护涂层，以及穿透衬底通孔的第二突出部具有隔离衬垫。该系统还包括第二衬底以及接合界面结构，其中接合界面结构在穿透衬底通孔的第一突出部的导电保护涂层处将所述第二衬底结合到第一衬底上。

公开(公告)号：CN101556944A

公开(公告)日：2009-10-14

申请号：CN200810186424.6

申请日：2008-12-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郭正铮 ,  卿恺明 ,  陈承先

IPC: H01L23/482

CPC classification number: H01L21/76898 ,  H01L23/481 ,  H01L24/11 ,  H01L24/12 ,  H01L2224/13009 ,  H01L2224/13099 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/81894 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01068 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00

Abstract: 本发明为形成穿透硅通孔的结构和工艺。一种集成电路结构，包括：半导体衬底；在所述半导体衬底之上的互连结构，其中所述互连结构包括顶层金属化层间电介质(IMD)；穿透所述互连结构至所述半导体衬底内的开口；所述开口内的导体；具有相互物理连接的垂直部分和水平部分的隔离层。所述垂直部分在所述开口的侧壁上。所述水平部分直接覆盖在所述互连结构之上。所述集成电路结构不具有垂直位于所述顶层IMD和所述隔离层的水平部分之间的钝化层。

公开(公告)号：CN101414589A

公开(公告)日：2009-04-22

申请号：CN200810170532.4

申请日：2008-10-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志华 ,  陈承先 ,  郭正铮 ,  许国经 ,  卿恺明

IPC: H01L23/482 ,  H01L23/52 ,  H01L21/60 ,  H01L21/768

CPC classification number: H01L21/76898 ,  H01L21/6835 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L2221/6834 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/05624 ,  H01L2224/05639 ,  H01L2224/05647 ,  H01L2224/13009 ,  H01L2924/0002 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00014 ,  H01L2224/05552

Abstract: 本发明涉及一种集成电路及形成该集成电路的方法，包含一基板；一硅贯通电极，延伸入基板中；一硅贯通电极转接垫，与硅贯通电极间隔一距离设置；以及一金属线，位于硅贯通电极上，且与硅贯通电极及一硅贯通电极转接垫电性连接。