公开(公告)号：CN1259711C

公开(公告)日：2006-06-14

申请号：CN03138627.X

申请日：2003-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  张智援 ,  陈永顺 ,  侯上勇

IPC: H01L21/82 ,  H01L21/768 ,  H01L21/66

CPC classification number: G06F17/5036

Abstract: 一种评估内连线结构中的金属片电阻的方法，包含下列步骤：首先，选择一既定制程技术等级；接着设计一测试内连线布局，其中包含至少一内连线层，且每内连线层布局中包含一系列线宽与一系列线距的交叉汇编；以该既定制程技术等级制作该测试内连线布局，完成后量测该各内连线布局层中，系列线宽与系列线距交叉汇编的阻值。最后，根据各层的系列线宽与系列线距的交叉汇编与其对应的阻值仿真一分布模型。

公开(公告)号：CN1612333A

公开(公告)日：2005-05-04

申请号：CN200410050014.0

申请日：2004-06-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪盟琪 ,  侯上勇 ,  郑心圃

IPC: H01L23/48 ,  H01L23/522 ,  H01L21/44 ,  H01L21/60

CPC classification number: H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L2224/04042 ,  H01L2224/05073 ,  H01L2224/05093 ,  H01L2224/05095 ,  H01L2224/05166 ,  H01L2224/05181 ,  H01L2224/05184 ,  H01L2224/05187 ,  H01L2224/05552 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05555 ,  H01L2224/05558 ,  H01L2224/05624 ,  H01L2224/45144 ,  H01L2224/48463 ,  H01L2224/48624 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/0496 ,  H01L2924/14 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 一种连接垫结构，包括一基底包含有一连接区域以及一检测区域。一第一介电层形成于该基底上，且包含有一环状沟槽以及一相对应形成一介电层岛状结构。一第一导电层形成于该第一介电层的该环状沟槽中。一保护层形成于该第一介电层上且包含有一开口，其中该开口的位置是相对应于该连接区域以及该检测区域，且该开口暴露该介电层岛状结构以一部分的该第一导电层。一第二导电层覆盖该保护层的开口，且电连接至该第一导电层。

公开(公告)号：CN1538506A

公开(公告)日：2004-10-20

申请号：CN200410033886.6

申请日：2004-04-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏昭源 ,  曹佩华 ,  李新辉 ,  黄传德 ,  侯上勇 ,  郑心圃 ,  蔡豪益 ,  胡正明

IPC: H01L21/302 ,  H01L21/66 ,  H01L21/31 ,  H01L21/78 ,  H01L23/58

CPC classification number: H01L22/34 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种多层半导体晶片结构，定义有闲置区域，其为限制测试键设置的区域，第一切割道与第二切割道为定义一芯片的转角点，且第一切割道与第二切割道为一多层结构，且多层结构中的至少一层为低介电常数的介电层。一闲置区域为定义于该第一切割道上，且该闲置区域的面积A1以下列公式定义：A1＝D1×S1，其中D1代表自该芯片的转角点起朝向该芯片的主要区域且沿该第一切割道延伸的距离，S1代表该第一切割道的宽度。另一闲置区域定义于该第一切割道与该第二切割道的交错处，且该闲置区域的面积As以下列公式定义：As＝S1×S2，其中S2代表该第二切割道的宽度。

公开(公告)号：CN113140534B

公开(公告)日：2025-05-23

申请号：CN202010994148.7

申请日：2020-09-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈文维 ,  黄松辉 ,  侯上勇

IPC: H01L23/48 ,  H01L23/485 ,  H01L21/768 ,  H01L23/31 ,  H01L21/60

Abstract: 一种封装结构，包含电路衬底和半导体器件。半导体器件安置在电路衬底上且电连接到电路衬底。半导体器件包含内连线结构、半导体管芯、绝缘密封体、保护层以及电连接件。内连线结构具有第一表面和第二表面。半导体管芯安置在第一表面上且电连接到内连线结构。绝缘密封体密封半导体管芯且部分地覆盖内连线结构的侧壁。保护层安置在内连线结构的第二表面上且部分地覆盖内连线结构的侧壁，其中保护层与绝缘密封体接触。电连接件安置在保护层上，其中内连线结构通过多个电连接件电连接到电路衬底。

公开(公告)号：CN113380745B

公开(公告)日：2025-01-28

申请号：CN202011040456.2

申请日：2020-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄冠育 ,  吴志伟 ,  黄松辉 ,  侯上勇 ,  施应庆 ,  李澄杰

IPC: H01L23/488 ,  H01L21/50 ,  H01L21/60

Abstract: 提供一种半导体封装及一种半导体封装的制造方法。所述半导体封装包括彼此堆叠且彼此电连接的第一封装组件与第二封装组件。第一封装组件包括第一导电凸块及第二导电凸块，第二封装组件包括第三导电凸块及第四导电凸块，第一导电凸块及第二导电凸块的尺寸小于第三导电凸块及第四导电凸块的尺寸。半导体封装包括部分地包裹第一导电凸块及第三导电凸块的第一接合结构，以及部分地包裹第二导电凸块及第四导电凸块的第二接合结构。第一接合结构的曲率不同于第二接合结构的曲率。

公开(公告)号：CN112509934B

公开(公告)日：2025-01-28

申请号：CN202010856662.4

申请日：2020-08-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄冠育 ,  黄松辉 ,  侯上勇

IPC: H01L21/60

Abstract: 提供一种形成封装结构的方法。方法包括在第一基板的第一表面上方形成晶粒结构，以及在第一基板的第二表面下方形成多个电连接器。方法也包括在第一基板的第二表面下方形成第一突出结构，并且电连接器被第一突出结构围绕。方法还包括在第二基板上方形成第二突出结构，以及将第一基板接合至第二基板。电连接器被第二突出结构围绕，并且第一突出结构不与第二突出结构重叠。

公开(公告)号：CN119270426A

公开(公告)日：2025-01-07

申请号：CN202411302095.2

申请日：2024-09-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林玟志 ,  郭震宇 ,  陈彦宏 ,  郭炫廷 ,  郑佳申 ,  李兆伟 ,  谢静华 ,  邱文智 ,  陈明发 ,  侯上勇

IPC: G02B6/12 ,  G02B6/122 ,  G02B6/13 ,  G02B6/42

Abstract: 提出了光学器件和制造方法，其中利用反射镜结构来向光学器件传输光信号并且从光学器件接收光信号。在实施例中，反射镜结构从光学器件的外部接收光信号，并且通过至少一个反射镜将光信号定向至光学器件的光学组件。本申请的实施例还涉及光学器件及其制造方法。

公开(公告)号：CN112349682B

公开(公告)日：2024-09-17

申请号：CN202010794352.4

申请日：2020-08-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯上勇 ,  胡宪斌

IPC: H01L23/538 ,  H01L23/31 ,  H01L21/56 ,  H01L25/18 ,  H10B80/00 ,  H01L21/60

Abstract: 提供了半导体器件及其制造方法。在实施例中，半导体器件包括：衬底；接合至衬底的第一中介层；接合至衬底的第二中介层；将第一中介层电连接至第二中介层的桥接组件；接合至第一中介层的两个或更多第一管芯；以及接合至第二中介层的两个或更多第二管芯。

公开(公告)号：CN117116779A

公开(公告)日：2023-11-24

申请号：CN202310820084.2

申请日：2023-07-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯皓程 ,  王宗鼎 ,  郑荣伟 ,  李建勋 ,  侯上勇

IPC: H01L21/56 ,  H01L21/02 ,  H01L23/64 ,  H01L23/482 ,  H01L23/485

Abstract: 根据本申请的实施例，提供了一种形成封装件的方法，包括形成电感器管芯，其包括在衬底上方形成金属通孔，形成环绕金属通孔的磁性外壳，金属通孔和磁性外壳共同地形成电感器，以及在磁性外壳周围沉积介电层。该方法还包括将电感器管芯放置在载体上方，将电感器管芯封装在密封剂中，形成电连接至电感器的再分布线，以及将器件管芯接合到再分布线。器件管芯通过再分布线电耦合到电感器。根据本申请的其他实施例，还提供了封装件结构。

公开(公告)号：CN116435196A

公开(公告)日：2023-07-14

申请号：CN202310152271.8

申请日：2023-02-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林圣奇 ,  侯皓程 ,  王宗鼎 ,  李建勋 ,  侯上勇

IPC: H01L21/50 ,  H01L21/56 ,  H01L21/60 ,  H01L21/48 ,  H01L23/14 ,  H01L23/31 ,  H01L23/48 ,  H01L23/498 ,  H01L23/538 ,  H01L23/52 ,  H01L23/535

Abstract: 一种方法包括：形成积层封装衬底，形成积层封装衬底包括形成第一多条再分布线(RDL)和第二多条RDL，在第一多条RDL上形成第一多个贯通孔，将互连管芯接合至第二多条RDL，将互连管芯和第一多个贯通孔密封在第一密封剂中，以及在第一密封剂上方形成第三多条RDL。第三多条RDL电连接至第一多个贯通孔。有机封装衬底接合至积层封装衬底。积层封装衬底与有机封装衬底组合形成复合有机封装衬底。第一封装组件和第二封装组件接合至复合有机封装衬底，并且通过互连管芯电互连。本发明的实施例还涉及封装件及其形成方法。