公开(公告)号：CN102365165A

公开(公告)日：2012-02-29

申请号：CN201080013963.5

申请日：2010-03-10

Applicant: 吉坤日矿日石金属株式会社

Inventor： 黑泽俊雄

IPC: B32B15/20 ,  B32B15/01 ,  C23C28/02 ,  C25D7/06 ,  H05K1/09

CPC classification number: H05K1/167 ,  B32B15/01 ,  C23C14/02 ,  C23C14/165 ,  C23C14/562 ,  C23C28/021 ,  C23C28/022 ,  C23C28/023 ,  C25D7/0614 ,  H05K3/022 ,  H05K2201/0355 ,  H05K2203/0307 ,  H05K2203/0361 ,  Y10T428/266 ,  Y10T428/31678

Abstract: 一种带电阻膜的铜箔，其为由铜或铜合金形成的金属箔，至少一个表面的表面粗糙度为十点平均粗糙度Rz 6.0μm～8.0μm、并且在该表面上形成有电阻膜，所述带电阻膜的铜箔的特征在于，该电阻膜的剥离强度为0.60kN/m以上，该电阻值的偏差为±10％以内。本发明提供一种带电阻膜的铜箔，其可确保通过在铜箔上形成电阻膜而能够实现电阻在基板中的内置化的带电阻膜的铜箔对树脂基板的胶粘性，并且可减小电阻膜的电阻率的偏差。

公开(公告)号：CN102362559A

公开(公告)日：2012-02-22

申请号：CN201080013439.8

申请日：2010-03-12

Applicant: 吉坤日矿日石金属株式会社

Inventor： 赤濑文彰

IPC: H05K1/09 ,  B32B15/16 ,  C23C22/24 ,  C25D7/06 ,  C25D9/08

CPC classification number: H05K3/384 ,  C25D3/38 ,  C25D5/16 ,  C25D7/12 ,  H05K2201/0355 ,  H05K2203/0307 ,  H05K2203/0723

Abstract: 本发明提供一种印刷布线板用铜箔，其特征在于，在铜箔的至少一个面上具有粗糙化处理层，所述粗糙化处理层包含直径为0.1～2.0μm且纵横比为1.5以上的针状的微细的铜粗糙粒子；以及一种印刷布线板用铜箔的制造方法，其特征在于，使用含有选自硫酸烷基酯盐、钨离子、砷离子的至少一种以上物质且包含硫酸/硫酸铜的电解浴，在铜箔的至少一个面上形成粗糙化处理层，所述粗糙化处理层包含直径为0.1～2.0μm且纵横比为1.5以上的针状的微细的铜粗糙粒子。本发明的课题在于开发在不使铜箔的其它各特性劣化的情况下可以避免上述的电路侵蚀现象的半导体封装基板用铜箔。本发明的课题特别在于提供可以改善铜箔的粗糙化处理层，并且可以提高铜箔与树脂的胶粘强度的印刷布线板用铜箔及其制造方法。

公开(公告)号：CN101695216B

公开(公告)日：2012-01-04

申请号：CN200910221707.4

申请日：2005-06-24

Applicant: 揖斐电株式会社

Inventor： 苅谷隆 ,  持田晶良

IPC: H05K1/18 ,  H05K3/30 ,  H05K3/46 ,  H01L23/48 ,  H01L21/48

CPC classification number: H01L21/6835 ,  H01L21/4857 ,  H01L2221/68345 ,  H01L2221/68363 ,  H01L2224/05001 ,  H01L2224/16 ,  H01L2224/16235 ,  H01L2924/0102 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/3011 ,  H05K1/162 ,  H05K3/4602 ,  H05K2201/0175 ,  H05K2201/0355 ,  H05K2201/09309 ,  H05K2201/09509 ,  H05K2201/09518 ,  H05K2201/09718 ,  H05K2203/0353 ,  Y10T29/435 ,  Y10T29/49117 ,  Y10T29/49124 ,  Y10T29/49128 ,  Y10T29/49147 ,  Y10T29/49155 ,  Y10T29/49165

Abstract: 本发明提供一种印刷配线板及其制造方法。在本发明的印刷配线板(10)中，上部电极连接部(52)的上部电极连接部第1部(52a)不与电容器部(40)接触地沿上下方向贯穿电容器部(40)，上部电极连接部(52)从上部电极连接部第2部(52b)经由设于电容器部(40)的上方的上部电极连接部第3部(52c)与上部电极(42)连接。另外，下部电极连接部(51)以不与电容器部(40)的上部电极(42)接触但与下部电极(41)接触的方式沿上下方向贯穿电容器部(40)。因此，在所堆积的过程中，即使用具有以2张金属箔夹持高介电层的结构以后成为电容器部(40)的高介电电容片覆盖了全表面之后，也能形成上部电极连接部(52)和下部电极连接部(51)。

公开(公告)号：CN102265711A

公开(公告)日：2011-11-30

申请号：CN200980152812.5

申请日：2009-12-22

Applicant: 吉坤日矿日石金属株式会社

Inventor： 山西敬亮 ,  神永贤吾 ,  福地亮

IPC: H05K3/06 ,  B32B15/01 ,  C23C28/00 ,  C23F1/02 ,  C25D5/12 ,  C25D7/06 ,  H05K1/09 ,  H05K3/24

CPC classification number: C23F1/02 ,  B32B15/01 ,  B32B15/018 ,  C22C9/00 ,  C23C22/05 ,  C23C28/00 ,  C23C28/021 ,  C23C28/023 ,  C23C28/025 ,  C23C28/321 ,  C23C28/322 ,  C23C28/3225 ,  C23C28/345 ,  C25D1/04 ,  C25D5/022 ,  C25D5/12 ,  C25D7/0614 ,  H05K1/09 ,  H05K3/06 ,  H05K3/067 ,  H05K3/384 ,  H05K2201/0338 ,  H05K2201/0355 ,  H05K2203/0723 ,  Y10T428/12438 ,  Y10T428/12493 ,  Y10T428/12514 ,  Y10T428/12535 ,  Y10T428/12792 ,  Y10T428/12861 ,  Y10T428/12882 ,  Y10T428/1291 ,  Y10T428/24917

Abstract: 本发明提供电子电路用的压延铜箔或电解铜箔，其通过蚀刻进行电路形成，其特征在于，具有在该压延铜箔或电解铜箔的蚀刻面一侧形成的蚀刻速度比铜低的镍或镍合金层以及在该镍或镍合金层上形成的包含锌或锌合金或它们的氧化物的耐热层。本发明的课题在于，在通过对覆铜箔层压板的铜箔进行蚀刻来形成电路时，可以防止由于蚀刻而产生的下弯，可以形成目标电路宽度均匀的电路，可以尽可能地缩短通过蚀刻形成电路的时间，并且可以尽力减小镍或镍合金层的厚度，并且可以在受热时抑制氧化，并防止通称“烧灼”的变色，并且可以提高图案蚀刻中的蚀刻性，防止短路或电路宽度不良的产生。

公开(公告)号：CN102265710A

公开(公告)日：2011-11-30

申请号：CN200980152809.3

申请日：2009-12-22

Applicant: 吉坤日矿日石金属株式会社

Inventor： 山西敬亮 ,  神永贤吾 ,  福地亮

IPC: H05K3/06 ,  C23C28/00 ,  C23F1/18 ,  C25D5/12 ,  C25D7/06 ,  H05K1/09 ,  H05K3/24

CPC classification number: C23C30/00 ,  B32B15/01 ,  B32B15/20 ,  B32B2307/306 ,  B32B2307/406 ,  B32B2307/50 ,  B32B2307/732 ,  B32B2457/08 ,  C22C9/00 ,  C23C22/05 ,  C23F1/02 ,  C25D1/04 ,  C25D5/022 ,  C25D5/12 ,  C25D7/0614 ,  H05K3/06 ,  H05K3/067 ,  H05K3/384 ,  H05K2201/0338 ,  H05K2201/0355 ,  H05K2203/0723 ,  Y10T428/12438 ,  Y10T428/12514 ,  Y10T428/12569 ,  Y10T428/12583 ,  Y10T428/1259 ,  Y10T428/12611 ,  Y10T428/1266 ,  Y10T428/12792 ,  Y10T428/12847 ,  Y10T428/12861 ,  Y10T428/1291 ,  Y10T428/12944 ,  Y10T428/273

Abstract: 本发明提供电子电路用的压延铜箔或电解铜箔，其通过蚀刻进行电路形成，其特征在于，具有在该压延铜箔或电解铜箔的蚀刻面侧形成的包含锌或锌合金或它们的氧化物的耐热层、以及在该耐热层上形成的作为蚀刻速度比铜低的金属或合金的镍或镍合金层。本发明的课题在于，在通过对覆铜箔层压板的铜箔进行蚀刻来形成电路时，可以防止由于蚀刻而产生的下弯，可以形成目标电路宽度均匀的电路，可以尽可能地缩短通过蚀刻形成电路的时间，并且可以尽力减小镍或镍合金层的厚度，并且可以在受热时抑制氧化，并防止通称“烧灼”的变色，并且可以提高图案蚀刻中的蚀刻性，防止短路或电路宽度不良的产生。

公开(公告)号：CN101180178B

公开(公告)日：2011-11-09

申请号：CN200680017682.0

申请日：2006-04-04

Applicant: 宇部兴产株式会社

Inventor： 鸣井耕治 ,  桥本雅文 ,  河内山拓郎

IPC: B32B15/088 ,  B29C47/04

CPC classification number: B32B15/08 ,  B29C47/0021 ,  B29C47/06 ,  B29K2079/08 ,  B29K2105/256 ,  B32B15/20 ,  B32B27/281 ,  B32B37/04 ,  B32B2250/03 ,  B32B2250/40 ,  B32B2307/306 ,  B32B2307/54 ,  B32B2309/02 ,  B32B2309/105 ,  B32B2311/12 ,  B32B2379/08 ,  B32B2457/00 ,  B32B2457/08 ,  H05K1/0346 ,  H05K1/036 ,  H05K3/022 ,  H05K3/025 ,  H05K2201/0129 ,  H05K2201/0154 ,  H05K2201/0212 ,  H05K2201/0355 ,  H05K2203/068 ,  Y10T428/31681

Abstract: 通过热压粘合将铜箔层压在聚酰亚胺膜的一侧或两侧上，以提供敷铜层压体。通过具有厚度为5-20μm的聚酰亚胺膜和厚度为1-18μm的铜箔，使得所述敷铜层压体的挠性得到显著提高。

公开(公告)号：CN102209804A

公开(公告)日：2011-10-05

申请号：CN200980144344.7

申请日：2009-10-20

Applicant: 东洋钢钣株式会社

Inventor： 冈山浩直 ,  南部光司 ,  金子彰

IPC: C30B25/18 ,  B32B15/08 ,  C23C14/02 ,  H01L21/205

CPC classification number: C30B1/02 ,  B32B15/08 ,  B32B15/20 ,  B32B27/281 ,  B32B2255/06 ,  B32B2255/20 ,  B32B2307/306 ,  B32B2307/518 ,  B32B2307/538 ,  B32B2307/732 ,  C22F1/08 ,  C23C14/562 ,  C30B1/04 ,  H01L31/03682 ,  H01L31/0392 ,  H01L31/18 ,  H05K1/0393 ,  H05K1/09 ,  H05K3/022 ,  H05K2201/0355 ,  H05K2203/1105 ,  Y02E10/546

Abstract: 本发明提供一种具有经高度结晶配向的表面的磊晶成长膜形成用高分子积层基板及其制造方法。所述制造方法包括：将高分子板T1的至少一个表面活化的步骤；将以压下率大于等于90％进行冷延的包含Cu或Cu合金的金属箔T2的至少一个表面活化的步骤；使高分子板的活化表面与金属箔的活化表面相对向而积层并冷延的步骤；通过热处理使金属箔双轴结晶配向的步骤。

公开(公告)号：CN102150479A

公开(公告)日：2011-08-10

申请号：CN200980135019.4

申请日：2009-11-25

Applicant: JX日矿日石金属株式会社

Inventor： 中愿寺美里

IPC: H05K1/09 ,  B32B15/01 ,  B32B15/088

CPC classification number: H05K3/384 ,  B32B15/01 ,  C23C14/165 ,  H05K2201/0355

Abstract: 本发明提供与绝缘基板的粘合性及蚀刻性两者皆优异、适合于细间距化、且制造成本廉价的印刷配线板用铜箔。印刷配线板用铜箔具备铜箔基材与被覆该铜箔基材表面的至少一部分的被覆层，该被覆层是由自铜箔基材表面依序叠层的含有Ni与Sn的Ni－Sn合金层及Cr层所构成，该Cr层中Cr以18～180μg/dm2的被覆量存在，该Ni－Sn合金层中Ni及Sn以合计为18～450μg/dm2的被覆量存在。

公开(公告)号：CN102142414A

公开(公告)日：2011-08-03

申请号：CN201010577667.X

申请日：2010-09-30

Applicant: 三洋电机株式会社

Inventor： 中里真弓 ,  斋藤浩一 ,  山本哲也

IPC: H01L23/485 ,  H01L23/12 ,  H01L23/31 ,  H01L23/00 ,  H01L21/60

CPC classification number: H05K3/4007 ,  H01L23/49811 ,  H01L24/11 ,  H01L2224/05144 ,  H01L2224/05155 ,  H01L2224/05647 ,  H01L2924/14 ,  H01L2924/351 ,  H05K1/111 ,  H05K2201/0355 ,  H05K2201/0367 ,  H05K2201/09745 ,  H05K2201/10674 ,  H05K2203/0369 ,  H01L2924/00 ,  H01L2924/00014

Abstract: 本发明提供一种元件搭载用基板、半导体模块及便携式设备，该元件搭载用基板具有能够提高与半导体元件的连接可靠性的突起电极。元件搭载用基板(20)具有绝缘树脂层(32)、设置在绝缘树脂层(32)的一个主表面(S 1)的布线层(34)以及与该布线层(34)电连接并从布线层(34)向绝缘树脂层(32)侧突出的突起电极(36)。在该突起电极(36)上使半导体元件(50)电连接来形成半导体模块(10)。在突起电极(36)的顶部表面设置有凹部。该凹部与设置在突起电极(36)的侧面的开放口连通。

公开(公告)号：CN101126168B

公开(公告)日：2011-07-27

申请号：CN200710126403.0

申请日：2007-06-06

Applicant: 古河电气工业株式会社

Inventor： 齋藤貴広 ,  松本貞雄 ,  鈴木裕二

IPC: C25D1/04 ,  C25D3/38 ,  C25D5/48 ,  H05K1/09

CPC classification number: H05K3/384 ,  H05K2201/0355 ,  H05K2203/0723 ,  Y10T428/12431 ,  Y10T428/12569 ,  Y10T428/12903

Abstract: 本发明的目的在于提供不采用受到自转鼓表面转印的条纹的影响的S面而具有减少了表面凹凸的平滑的M面的表面处理电解铜箔。所述表面处理电解铜箔中，对作为电解铜箔的与转鼓接触的面相反侧的面的M面实施了表面处理，该M面的Rz在1.0μm以下，Ra在0.2μm以下。所述表面处理电解铜箔通过以下的表面处理电解铜箔的制造方法制造：使用硫酸铜浴以电流密度为20～50A/dm2的条件进行电解镀铜，制造铜箔，对该铜箔的M面实施表面处理，使该M面的Rz在1.0μm以下、Ra在0.2μm以下，所述硫酸铜浴中，铜浓度为50～80g/l，硫酸浓度为30～70g/l，液温为35～45℃，氯浓度为0.01～30ppm，有机硫类化合物、低分子量胶和高分子多糖类的总添加浓度为0.1～100ppm，TOC在400ppm以下。