公开(公告)号：CN105047713B

公开(公告)日：2018-06-05

申请号：CN201510136532.2

申请日：2015-03-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡腾群 ,  王立廷 ,  林正堂 ,  陈德芳 ,  彭治棠 ,  王建勋 ,  林宏达

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/105 ,  B82Y10/00 ,  H01L21/265 ,  H01L21/823418 ,  H01L21/823462 ,  H01L21/823468 ,  H01L21/823487 ,  H01L21/823493 ,  H01L27/088 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/0847 ,  H01L29/1041 ,  H01L29/1608 ,  H01L29/42376 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/66356 ,  H01L29/66439 ,  H01L29/665 ,  H01L29/66553 ,  H01L29/66666 ,  H01L29/66977 ,  H01L29/7391 ,  H01L29/775 ,  H01L29/7827

Abstract: 本发明提供了一种隧道场效应晶体管及其制造方法。隧道场效应晶体管包括漏极区、与漏极区具有相反的导电类型的源极区、设置在漏极区和源极区之间的沟道区、设置在沟道区周围的金属栅极层、以及设置在金属栅极层和沟道区之间的高k介电层。

公开(公告)号：CN106601640A

公开(公告)日：2017-04-26

申请号：CN201610755954.2

申请日：2016-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 连瑞宗 ,  朱芳兰 ,  林宏达 ,  吴伟成 ,  张谷宁 ,  王羽榛

IPC: H01L21/66 ,  H01L23/544

Abstract: 本发明涉及衬底及形成方法，衬底具有用于识别集成芯片上的测试线的测试线字母，同时避免高k金属栅极工艺的污染。在一些实施例中，衬底具有半导体衬底。测试线字母结构配置在半导体衬底上方并具有在测试线字母结构的上表面和测试线字母结构的下表面之间垂直延伸的一个或多个沟槽。一个或多个沟槽配置在测试线字母结构内以在测试线字母结构的上表面中形成具有字母数字字符的形状的开口。本发明还提供了用于嵌入式非易失性存储器技术的测试线字母。

公开(公告)号：CN103050377B

公开(公告)日：2016-08-31

申请号：CN201210230633.2

申请日：2012-07-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 聂俊峰 ,  喻中一 ,  林宏达

IPC: H01L21/02 ,  H01L21/265

CPC classification number: H01L29/66522 ,  H01L21/2654 ,  H01L29/267

Abstract: 本发明提供了一种制造半导体器件的方法。该方法包括在衬底上方形成第一III?V族层。第一III?V族层包括具有第一表面形态的表面。该方法包括穿过表面对第一III?V族层实施离子注入工艺。离子注入工艺将第一表面形态改变为第二表面形态。在实施离子注入工艺之后，该方法包括在第一III?V族层上方形成第二III?V族层。第二III?V族层的材料成分与第一III?V族层的材料成分不同。本发明还提供了通过注入降低结漏。

公开(公告)号：CN105304487A

公开(公告)日：2016-02-03

申请号：CN201510278164.5

申请日：2015-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林正堂 ,  蔡腾群 ,  王立廷 ,  陈德芳 ,  彭治棠 ,  林宏达 ,  王建勋 ,  黄鸿仪

IPC: H01L21/335 ,  H01L21/28 ,  H01L29/775

CPC classification number: H01L29/66439 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/76224 ,  H01L21/823814 ,  H01L21/823842 ,  H01L21/823885 ,  H01L27/092 ,  H01L29/0676 ,  H01L29/413 ,  H01L29/42376 ,  H01L29/775 ,  H01L21/28

Abstract: 本发明提供了一种垂直全环栅器件系统及其制造方法。提供了用于形成纳米线器件的底部源极/漏极接触区的结构和方法。纳米线形成在衬底上。纳米线相对于衬底基本上垂直延伸，并且纳米线设置在顶部源极/漏极区和底部源极/漏极区之间。第一介电材料形成在底部源极/漏极上。第二介电材料形成在第一介电材料上。执行第一蚀刻工艺，以去除部分第一介电材料和部分第二介电材料，从而暴露部分底部源极/漏极区。执行第二蚀刻工艺，以去除第一介电材料的位于第二介电材料下面的一部分，以进一步地暴露底部源极/漏极区。第一含金属材料形成在暴露的底部源极/漏极区上。执行退火，以形成底部接触区。

公开(公告)号：CN103021804B

公开(公告)日：2015-10-21

申请号：CN201210022053.4

申请日：2012-01-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 聂俊峰 ,  喻中一 ,  林宏达

IPC: H01L21/02

CPC classification number: H01L21/76224

Abstract: 本发明公开了一种制造半导体器件的方法，该方法包括在硅衬底的第一表面和第二表面上方形成第一介电层，第一表面和第二表面为相对的表面。第一介电层的第一部分覆盖衬底的第一表面，并且第一介电层的第二部分覆盖衬底的第二表面。该方法包括形成从第一表面延伸到衬底中的开口。该方法包括通过第二介电层填充开口。该方法包括去除第一介电层的第一部分而没有去除第一介电层的第二部分。本发明还公开了一种在III-V族制造工艺中形成在硅晶圆的背面上方的保护膜。

公开(公告)号：CN104465756A

公开(公告)日：2015-03-25

申请号：CN201310693713.6

申请日：2013-12-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宏达 ,  黄懋霖 ,  王立廷 ,  王建勛 ,  陈孟谷 ,  林群雄 ,  蔡邦彦 ,  张惠政

IPC: H01L29/78 ,  H01L29/36 ,  H01L21/336 ,  H01L21/20

CPC classification number: H01L29/78 ,  H01L29/0847 ,  H01L29/66462 ,  H01L29/7781 ,  H01L29/7784 ,  H01L29/7785

Abstract: 本发明公开的晶体管包括栅极端子、源极端子和漏极端子。源极和漏极端子中的至少一个具有分层结构，分层结构包括端子层和中间层。端子层具有顶面和底面。中间层位于端子层内，位于顶面和底面之间并且与顶面和底面间隔开，中间层定向为垂直于电流，并且小于端子层厚度的十分之一。所述端子层和所述中间层包括共同的半导体化合物以及共同的掺杂剂，并且中间层中的掺杂剂的浓度在端子层中的掺杂剂的平均浓度的十倍以上。本发明还提供了MOSFET源极/漏极区中的δ掺杂层。

公开(公告)号：CN101853906B

公开(公告)日：2012-05-30

申请号：CN200910166072.2

申请日：2009-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  余佳霖 ,  陈鼎元 ,  邱文智 ,  林宏达

IPC: H01L33/00 ,  H01L31/02 ,  H01L21/20

CPC classification number: H01L21/8258 ,  H01L21/0237 ,  H01L21/02458 ,  H01L21/02491 ,  H01L21/02502 ,  H01L21/0254 ,  H01L21/02642 ,  H01L21/02645 ,  H01L29/2003 ,  H01L29/66462 ,  H01L33/007

Abstract: 本发明一实施例提供一种电路结构，该电路结构包括：基底，包括较高部分及较低部分；图案化掩模层，位于基底的较高部分上，且与较高部分直接接触，图案化掩模层包括多个间隔；缓冲/成核层，沉积于基底之上，且位于图案化掩模层的间隔之中；以及三-五族化合物半导体层，位于图案化掩模层的间隔之中，且位于缓冲/成核层之上，并进一步延伸至间隔之上而于图案化掩模层及图案化掩模层的间隔上形成连续层。本发明可消除可能影响三-五族化合物半导体材料的结晶成长的不利的非晶结构，增进三-五族化合物半导体层的品质。

公开(公告)号：CN101635328A

公开(公告)日：2010-01-27

申请号：CN200910132275.X

申请日：2009-04-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  余佳霖 ,  邱文智 ,  陈鼎元 ,  林宏达

IPC: H01L33/00

CPC classification number: H01L33/382 ,  H01L33/007 ,  H01L33/0079 ,  H01L33/14 ,  H01L33/38 ,  H01L2933/0016

Abstract: 本发明提供一种发光二极管(LED)及其形成方法。本发明的LED包括一基底、一堆叠的LED结构以及一镶嵌的底部电极。LED结构包括一缓冲/成核层形成于基底之上，一活性层，以及一顶部接触层。一第一接触III族-氮化物层设置于缓冲/成核层与活性层之间。一第二接触III族-氮化物层设置于活性层与顶部接触层之间。一底部电极延伸过基底及缓冲/成核层至第一接触III族-氮化物层之中。本发明的发光二极管及其形成方法可减少工艺并降低成本。本发明因不需进行会损害发光二极管的顶部蚀刻程序，因此可减少工艺缺陷及增加产量。

公开(公告)号：CN106601640B

公开(公告)日：2019-09-13

申请号：CN201610755954.2

申请日：2016-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 连瑞宗 ,  朱芳兰 ,  林宏达 ,  吴伟成 ,  张谷宁 ,  王羽榛

IPC: H01L21/66 ,  H01L23/544

Abstract: 本发明涉及衬底及形成方法，衬底具有用于识别集成芯片上的测试线的测试线字母，同时避免高k金属栅极工艺的污染。在一些实施例中，衬底具有半导体衬底。测试线字母结构配置在半导体衬底上方并具有在测试线字母结构的上表面和测试线字母结构的下表面之间垂直延伸的一个或多个沟槽。一个或多个沟槽配置在测试线字母结构内以在测试线字母结构的上表面中形成具有字母数字字符的形状的开口。本发明还提供了用于嵌入式非易失性存储器技术的测试线字母。

公开(公告)号：CN105304487B

公开(公告)日：2018-05-15

申请号：CN201510278164.5

申请日：2015-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林正堂 ,  蔡腾群 ,  王立廷 ,  陈德芳 ,  彭治棠 ,  林宏达 ,  王建勋 ,  黄鸿仪

IPC: H01L21/335 ,  H01L21/28 ,  H01L29/775

CPC classification number: H01L29/66439 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/76224 ,  H01L21/823814 ,  H01L21/823842 ,  H01L21/823885 ,  H01L27/092 ,  H01L29/0676 ,  H01L29/413 ,  H01L29/42376 ,  H01L29/775

Abstract: 本发明提供了一种垂直全环栅器件系统及其制造方法。提供了用于形成纳米线器件的底部源极/漏极接触区的结构和方法。纳米线形成在衬底上。纳米线相对于衬底基本上垂直延伸，并且纳米线设置在顶部源极/漏极区和底部源极/漏极区之间。第一介电材料形成在底部源极/漏极上。第二介电材料形成在第一介电材料上。执行第一蚀刻工艺，以去除部分第一介电材料和部分第二介电材料，从而暴露部分底部源极/漏极区。执行第二蚀刻工艺，以去除第一介电材料的位于第二介电材料下面的一部分，以进一步地暴露底部源极/漏极区。第一含金属材料形成在暴露的底部源极/漏极区上。执行退火，以形成底部接触区。