公开(公告)号：CN112992793A

公开(公告)日：2021-06-18

申请号：CN202110180162.8

申请日：2016-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 范富杰 ,  郑光茗 ,  刘思贤

IPC: H01L21/8244 ,  H01L27/11

Abstract: 本发明实施例涉及间隔件结构及其制造方法。本发明一些实施例揭露一种间隔件结构以及一种其的成形加工方法。第一及第二导电结构形成于衬底上方。形成第一图案化介电层，以覆盖所述第一导电结构以及暴露出所述第二导电结构。形成第二介电层，以覆盖所述第一图案化介电层以及所述第二导电结构的上表面及侧壁。去除放置于所述第一导电结构的上表面以及所述第二导电结构的所述上表面上方的所述第二介电层。放置于所述第一导电结构的所述侧壁上的所述第一图案化介电层以及所述第二介电层形成第一间隔件结构，以及放置于所述第二导电结构的所述侧壁上的所述第二介电层形成第二间隔件结构。所述第一间隔件结构的宽度大于所述第二间隔件结构的宽度。

公开(公告)号：CN108074952A

公开(公告)日：2018-05-25

申请号：CN201710741126.8

申请日：2017-08-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈奕寰 ,  范富杰 ,  郑光茗 ,  霍克孝 ,  叶力瑄 ,  赵堉斌

IPC: H01L27/32 ,  H01L21/28

CPC classification number: H01L27/3223 ,  H01L27/3225 ,  H01L27/3255 ,  H01L27/3262 ,  H01L29/0847 ,  H01L29/41775 ,  H01L29/4983 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66575 ,  H01L29/78 ,  H01L27/3244 ,  H01L21/28247

Abstract: 本揭露涉及一种有机发光装置中具有合并间隔件的装置。更具体而言，本揭露涉及一种包含逻辑装置的有机发光装置及一种相关联的制造方法，所述逻辑装置包括虚设图案及合并间隔件。在一些实施例中，所述有机发光装置放置于衬底上方。所述逻辑装置耦合到所述有机发光装置且包括放置于所述衬底内且通过沟道区域分离的一对源极/漏极区域。栅极结构上覆所述沟道区域且包括栅极电极及通过合并间隔件与所述栅极电极分离的虚设图案。通过将所述虚设图案及所述合并间隔件布置于所述栅极电极与所述源极/漏极区域之间，放大所述栅极电极与所述源极/漏极区域之间的距离，且因此减小栅极诱发的漏极泄漏GIDL效应。

公开(公告)号：CN100463154C

公开(公告)日：2009-02-18

申请号：CN200610057499.5

申请日：2006-03-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚皓然 ,  范富杰 ,  吴毓瑞 ,  王明义 ,  王祥维 ,  林晃生 ,  陈明贤 ,  薛瑞云

IPC: H01L23/485 ,  H01L23/52 ,  H01L21/28 ,  H01L21/768 ,  H01L21/60

CPC classification number: H01L24/05 ,  H01L24/03 ,  H01L2224/02166 ,  H01L2224/05093 ,  H01L2224/05556 ,  H01L2224/05567 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01025 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/05042 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2224/05552

Abstract: 本发明提供一种接合垫结构及其形成方法。所述接合垫结构，其包括一顶部介层窗图案。顶部介层窗图案具有至少一第一介层窗组以及与其相邻的至少一第二介层窗组。第一介层窗组具有朝一第一方向延伸的至少两个线型介层窗，而第二介层窗组具有朝不同于第一方向的一第二方向延伸的至少两个线型介层窗。第一介层窗组的线型介层窗不与第二介层窗组的线型介层窗相交。本发明所述接合垫结构及其形成方法，可避免在线型介层窗相交之处具有不良的覆盖率，进而改善可靠度、接合度以及品质控制。

公开(公告)号：CN109560081B

公开(公告)日：2021-01-29

申请号：CN201811107942.4

申请日：2018-09-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈奕寰 ,  陈奕升 ,  范富杰 ,  刘思贤 ,  林大为 ,  郑光茗 ,  周建志

IPC: H01L27/092 ,  H01L23/528

Abstract: 在一些实施例中，提供一种集成电路以及一种集成电路的形成方法。此集成电路可包含设置于半导体基板中的内部环形隔离结构。再者，此内部环形隔离结构界定出装置区。设置内部环形井于半导体基板中，并围绕此内部环形隔离结构。配置复数个虚设栅极于内部环形井之上。再者，配置此些虚设栅极于层间介电层中。

公开(公告)号：CN107895695A

公开(公告)日：2018-04-10

申请号：CN201710741291.3

申请日：2017-08-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈昭雄 ,  范富杰 ,  陈奕寰 ,  郑光茗 ,  霍克孝 ,  刘思贤

IPC: H01L21/3105 ,  H01L21/321

CPC classification number: H01L21/30604 ,  H01L21/31053 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/42368 ,  H01L29/4916 ,  H01L29/7833 ,  H01L21/31051 ,  H01L21/3212

Abstract: 本发明实施例涉及一种为改善层间介电层经化学机械研磨的碟状效应的悬浮格状冠型多晶硅，具体涉及一种集成电路IC及一种用于制造所述集成电路的方法。多晶硅层形成于衬底的第一区域上方且具有相对于彼此堆积以界定第一堆积密度的多个多晶硅结构。虚拟层形成于所述衬底的第二区域上方且具有相对于彼此堆积以界定第二堆积密度的多个虚拟结构，其中所述第一堆积密度及第二堆积密度基本上是类似的。层间介电层形成于所述衬底的所述第一区域及第二区域上方。在形成所述层间介电层之后，通常由所述第一堆积密度及第二堆积密度抑制与化学机械研磨并发的所述衬底的至少第二区域的碟状效应。

公开(公告)号：CN109560081A

公开(公告)日：2019-04-02

申请号：CN201811107942.4

申请日：2018-09-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈奕寰 ,  陈奕升 ,  范富杰 ,  刘思贤 ,  林大为 ,  郑光茗 ,  周建志

IPC: H01L27/092 ,  H01L23/528

Abstract: 在一些实施例中，提供一种集成电路以及一种集成电路的形成方法。此集成电路可包含设置于半导体基板中的内部环形隔离结构。再者，此内部环形隔离结构界定出装置区。设置内部环形井于半导体基板中，并围绕此内部环形隔离结构。配置复数个虚设栅极于内部环形井之上。再者，配置此些虚设栅极于层间介电层中。

公开(公告)号：CN106935648A

公开(公告)日：2017-07-07

申请号：CN201610815080.5

申请日：2016-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈奕寰 ,  范富杰 ,  郑光茗 ,  霍克孝 ,  陈奕升 ,  刘思贤 ,  林国树 ,  叶力瑄

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/423

Abstract: 本发明涉及作为高压装置的栅极电介质的凹陷浅沟槽隔离。具体的，本发明揭示一种方法，其包含：形成延伸到半导体衬底中的隔离区；蚀刻所述隔离区的顶部部分，以在所述隔离区中形成凹陷部；和形成延伸到所述凹陷部中且与所述隔离区的下部分重叠的栅极堆叠。在所述栅极堆叠的相对侧上形成源极区和漏极区。所述栅极堆叠、所述源极区和所述漏极区为金属氧化物半导体装置MOS的部分。

公开(公告)号：CN107026166B

公开(公告)日：2021-03-23

申请号：CN201710057576.5

申请日：2017-01-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈奕升 ,  郑光茗 ,  范富杰 ,  高荣辉 ,  陈奕寰 ,  林国树

IPC: H01L27/098 ,  H01L29/06 ,  H01L21/8238

Abstract: 本揭露实施例涉及一种半导体装置及方法。所述半导体装置包含晶体管。所述晶体管包含：有源区，在衬底中；图案化导电层，是互连层的一部分，所述互连层用于路由；和绝缘层，延伸在所述衬底上方且用以将所述有源区与所述图案化导电层绝缘。所述图案化导电层和所述绝缘层充当所述晶体管的栅极。

公开(公告)号：CN109494219A

公开(公告)日：2019-03-19

申请号：CN201711204383.4

申请日：2017-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑光茗 ,  亚历山大·卡尼斯基 ,  段孝勤 ,  周建志 ,  陈奕升 ,  陈奕寰 ,  范富杰

IPC: H01L27/088

CPC classification number: H01L27/088 ,  H01L21/823437 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823828 ,  H01L21/823857 ,  H01L27/02 ,  H01L27/0203 ,  H01L27/04 ,  H01L27/092 ,  H01L27/0922 ,  H01L29/42364 ,  H01L29/517 ,  H01L29/66545

Abstract: 本公开涉及集成电路与其形成方法。在一些实施例中，第一氧化物组成位于中电压区中的基板上。第一高介电常数介电组成位于低电压区中的基板上，而第二高介电常数介电组成位于中电压区中的第一氧化物组成上。第一栅极与基板之间隔有第一高介电常数介电组成。第二栅极与基板之间隔有第一氧化物组成与第二高介电常数介电组成。

公开(公告)号：CN106997848A

公开(公告)日：2017-08-01

申请号：CN201611255915.2

申请日：2016-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 范富杰 ,  郑光茗 ,  刘思贤

IPC: H01L21/28 ,  H01L29/423

Abstract: 本发明一些实施例揭露一种间隔件结构及其制造方法。第一及第二导电结构形成于衬底上方。形成第一图案化介电层，以覆盖所述第一导电结构以及暴露出所述第二导电结构。形成第二介电层，以覆盖所述第一图案化介电层以及所述第二导电结构的上表面及侧壁。去除放置于所述第一导电结构的上表面以及所述第二导电结构的所述上表面上方的所述第二介电层。放置于所述第一导电结构的所述侧壁上的所述第一图案化介电层以及所述第二介电层形成第一间隔件结构，以及放置于所述第二导电结构的所述侧壁上的所述第二介电层形成第二间隔件结构。所述第一间隔件结构的宽度大于所述第二间隔件结构的宽度。