集成电路的制造方法
    4.
    发明授权

    公开(公告)号:CN102142367B

    公开(公告)日:2013-03-13

    申请号:CN201010192827.9

    申请日:2010-05-27

    CPC classification number: G03F7/20 H01L21/28

    Abstract: 本发明提供集成电路的制造方法,在一实施例中,此方法包括提供基底,于基底之上形成硬掩模层,于硬掩模层之上形成图案化光致抗蚀剂层,使得部分的硬掩模层暴露出来,以干蚀刻工艺移除暴露出来的硬掩模层,使用氮气等离子体灰化与氢气等离子体灰化其中至少一种方式移除图案化光致抗蚀剂层,以及用湿蚀刻工艺移除剩余的硬掩模层。本发明使用含有硅氧烷高分子的硬掩模层可改善间隙填充能力和/或光致抗蚀剂附着力。含有硅氧烷高分子的硬掩模层不需要实施氧气等离子体处理去提升蚀刻选择比,或不需要使用含氟的湿蚀刻溶液,即可以被移除。可以避免高介电常数介电质以及金属栅极受到损坏,避免层间介电层的介电常数降低,和避免层间介电层损失。

    半导体结构的形成方法及半导体结构

    公开(公告)号:CN100550316C

    公开(公告)日:2009-10-14

    申请号:CN200610150312.6

    申请日:2006-10-26

    CPC classification number: H01L21/76832 H01L21/76843

    Abstract: 本发明提供一种半导体结构的形成方法及半导体结构,包括:提供一半导体基底;形成一介电层于该半导体基底上;通过化学气相沉积法形成一附着层于该介电层上,其中该附着层包括一过渡层形成在该介电层上,且该过渡层至少具有一自该过渡层的底部至顶部逐渐改变的特性;形成一低介电常数介电层于该附着层上,且该低介电常数介电层与该附着层在相同腔室中形成;以及形成一镶嵌开口在该低介电常数介电层中。本发明所述的半导体结构的形成方法及半导体结构,可使低介电常数介电层及其下层之间的附着力获得改善,并因此减少破裂及/或剥离的问题发生。

    半导体装置
    9.
    发明授权

    公开(公告)号:CN101477978B

    公开(公告)日:2011-03-16

    申请号:CN200810086241.7

    申请日:2008-03-24

    Abstract: 本发明揭示一种半导体装置,适用于先进内连线的超低介电常数介电膜层结构,其包括:具有不同折射率的一上层ELK介电层及一下层ELK介电层。上层ELK介电层的折射率大于下层ELK介电层的折射率。本发明提供一种应用于先进内连线的内层金属介电层的超低介电常数介电膜层。超低介电常数介电膜层包括在相同UV光波长测量下具有不同折射率的双膜层,以防止后续UV烘烤期间UV光穿透至下方膜层,进而提高UV烘烤效率并节省UV光的使用。

    半导体装置
    10.
    发明公开

    公开(公告)号:CN101477978A

    公开(公告)日:2009-07-08

    申请号:CN200810086241.7

    申请日:2008-03-24

    Abstract: 本发明揭示一种半导体装置,适用于先进内连线的超低介电常数介电膜层结构,其包括:具有不同折射率的一上层ELK介电层及一下层ELK介电层。上层ELK介电层的折射率大于下层ELK介电层的折射率。本发明提供一种应用于先进内连线的内层金属介电层的超低介电常数介电膜层。超低介电常数介电膜层包括在相同UV光波长测量下具有不同折射率的双膜层,以防止后续UV烘烤期间UV光穿透至下方膜层,进而提高UV烘烤效率并节省UV光的使用。

Patent Agency Ranking