-
公开(公告)号:CN102820257A
公开(公告)日:2012-12-12
申请号:CN201110446671.7
申请日:2011-12-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/48
CPC classification number: H01L25/0657 , H01L21/0217 , H01L21/6835 , H01L21/76831 , H01L21/76834 , H01L21/76871 , H01L21/76895 , H01L21/76898 , H01L23/481 , H01L24/03 , H01L24/05 , H01L24/11 , H01L24/13 , H01L24/14 , H01L24/16 , H01L25/50 , H01L2221/68372 , H01L2224/03002 , H01L2224/0345 , H01L2224/03452 , H01L2224/03462 , H01L2224/0347 , H01L2224/0391 , H01L2224/0401 , H01L2224/05008 , H01L2224/05018 , H01L2224/05023 , H01L2224/05025 , H01L2224/05073 , H01L2224/05144 , H01L2224/05147 , H01L2224/05155 , H01L2224/05166 , H01L2224/05548 , H01L2224/05559 , H01L2224/05562 , H01L2224/05568 , H01L2224/05647 , H01L2224/13023 , H01L2224/13025 , H01L2224/1411 , H01L2224/14181 , H01L2224/16113 , H01L2224/16145 , H01L2224/16225 , H01L2224/16227 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2924/00014 , H01L2924/10253 , H01L2924/01029 , H01L2224/05552
Abstract: 本发明涉及硅通孔结构和方法,公开了用于制造硅通孔的系统和方法。一个实施例包括:形成具有从衬底突出的衬里的硅通孔。钝化层形成在衬底和硅通孔的上方,并且钝化层和衬里从硅通孔的侧壁开始凹陷。然后,导电材料可以形成为与硅通孔的侧壁和顶面接触。
-
公开(公告)号:CN102646612A
公开(公告)日:2012-08-22
申请号:CN201110381697.8
申请日:2011-11-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/67 , H01L21/687
CPC classification number: H01L21/6875 , B65G47/90 , H01L21/68707 , Y10T74/20305
Abstract: 本发明公开了一种装置,包括:机械臂、以及多个导销,该多个导销安装在机械臂上。多个导销中的每个都包括位于不同层上的多个晶圆支撑件,多个晶圆支撑件中的每个都配置为支撑和居中晶圆,剩下的多个晶圆支撑件配置为支撑和居中与上述晶圆尺寸不同的晶圆。本发明还公开了一种用于将尺寸不同的晶圆居中的可重构导销设计。
-
公开(公告)号:CN101188222A
公开(公告)日:2008-05-28
申请号:CN200710137031.1
申请日:2007-07-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L21/768
CPC classification number: H01L21/76834 , H01L21/76825 , H01L21/76832 , H01L23/53223 , H01L23/53238 , H01L23/53252 , H01L23/53266 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种集成电路及其制作方法。上述集成电路,包含蚀刻停止层,形成于基底上;起始层,形成于该蚀刻停止层上,且该起始层具有高消光系数;低介电常数的介电层,形成于该起始层的上方;以及形成金属线于该低介电常数的介电层之中。本发明可降低在固化步骤所引起的应力转变,因此蚀刻停止层可以是具有较低介电常数的介电材料,而且也会降低晶圆龟裂的可能。
-
公开(公告)号:CN102142367B
公开(公告)日:2013-03-13
申请号:CN201010192827.9
申请日:2010-05-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/8238 , G03F7/00
Abstract: 本发明提供集成电路的制造方法,在一实施例中,此方法包括提供基底,于基底之上形成硬掩模层,于硬掩模层之上形成图案化光致抗蚀剂层,使得部分的硬掩模层暴露出来,以干蚀刻工艺移除暴露出来的硬掩模层,使用氮气等离子体灰化与氢气等离子体灰化其中至少一种方式移除图案化光致抗蚀剂层,以及用湿蚀刻工艺移除剩余的硬掩模层。本发明使用含有硅氧烷高分子的硬掩模层可改善间隙填充能力和/或光致抗蚀剂附着力。含有硅氧烷高分子的硬掩模层不需要实施氧气等离子体处理去提升蚀刻选择比,或不需要使用含氟的湿蚀刻溶液,即可以被移除。可以避免高介电常数介电质以及金属栅极受到损坏,避免层间介电层的介电常数降低,和避免层间介电层损失。
-
公开(公告)号:CN100550316C
公开(公告)日:2009-10-14
申请号:CN200610150312.6
申请日:2006-10-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/31 , H01L21/768
CPC classification number: H01L21/76832 , H01L21/76843
Abstract: 本发明提供一种半导体结构的形成方法及半导体结构,包括:提供一半导体基底;形成一介电层于该半导体基底上;通过化学气相沉积法形成一附着层于该介电层上,其中该附着层包括一过渡层形成在该介电层上,且该过渡层至少具有一自该过渡层的底部至顶部逐渐改变的特性;形成一低介电常数介电层于该附着层上,且该低介电常数介电层与该附着层在相同腔室中形成;以及形成一镶嵌开口在该低介电常数介电层中。本发明所述的半导体结构的形成方法及半导体结构,可使低介电常数介电层及其下层之间的附着力获得改善,并因此减少破裂及/或剥离的问题发生。
-
公开(公告)号:CN101241857A
公开(公告)日:2008-08-13
申请号:CN200810005454.2
申请日:2008-02-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/31 , H01L21/3105 , H01L23/532
CPC classification number: H01L21/7682 , H01L21/76829 , H01L21/76835 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种形成介电结构的方法以及半导体结构。形成介电结构的方法包含提供基材;沉积包含第一成孔剂的低介电系数介电层于基材上;沉积包含第二成孔剂的低介电系数帽盖层于低介电系数介电层上;以及同时熟化低介电系数介电层及低介电系数帽盖层,以移除第一及第二成孔剂,使产生第一孔隙度于低介电系数介电层中,及第二孔隙度于低介电系数帽盖层中。第二孔隙度优选地小于第一孔隙度。优选地,低介电系数介电层及低介电系数帽盖层包含一组共同的前趋物及成孔剂,且原位进行。
-
公开(公告)号:CN102315198B
公开(公告)日:2013-09-11
申请号:CN201010597701.X
申请日:2010-12-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544 , H01L21/00 , G03F9/00
CPC classification number: H01L23/481 , H01L21/30604 , H01L21/6835 , H01L21/76831 , H01L21/76877 , H01L21/76898 , H01L23/544 , H01L2221/68327 , H01L2223/54426 , H01L2224/13
Abstract: 本发明揭示一种具有对准标记的结构及堆叠装置的制造方法,该结构包括:一基底,具有一第一区及一第二区。一基底通孔电极(through substrate via,TSV),位于基底内且穿过基底的第一区。一隔离层,位于基底的第二区,隔离层具有一凹口。一导电材料,位于隔离层上并顺应凹口内的隔离层,隔离层设置于导电材料与基底之间。本发明可防止对准标记内金属的扩散。
-
公开(公告)号:CN102315198A
公开(公告)日:2012-01-11
申请号:CN201010597701.X
申请日:2010-12-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544 , H01L21/00 , G03F9/00
CPC classification number: H01L23/481 , H01L21/30604 , H01L21/6835 , H01L21/76831 , H01L21/76877 , H01L21/76898 , H01L23/544 , H01L2221/68327 , H01L2223/54426 , H01L2224/13
Abstract: 本发明揭示一种具有对准标记的结构及堆叠装置的制造方法,该结构包括:一基底,具有一第一区及一第二区。一基底通孔电极(through substrate via,TSV),位于基底内且穿过基底的第一区。一隔离层,位于基底的第二区,隔离层具有一凹口。一导电材料,位于隔离层上并顺应凹口内的隔离层,隔离层设置于导电材料与基底之间。本发明可防止对准标记内金属的扩散。
-
公开(公告)号:CN101477978B
公开(公告)日:2011-03-16
申请号:CN200810086241.7
申请日:2008-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/532 , H01L23/522
CPC classification number: H01L23/53295 , H01L23/5329 , H01L2924/0002 , H01L2924/00
Abstract: 本发明揭示一种半导体装置,适用于先进内连线的超低介电常数介电膜层结构,其包括:具有不同折射率的一上层ELK介电层及一下层ELK介电层。上层ELK介电层的折射率大于下层ELK介电层的折射率。本发明提供一种应用于先进内连线的内层金属介电层的超低介电常数介电膜层。超低介电常数介电膜层包括在相同UV光波长测量下具有不同折射率的双膜层,以防止后续UV烘烤期间UV光穿透至下方膜层,进而提高UV烘烤效率并节省UV光的使用。
-
公开(公告)号:CN101477978A
公开(公告)日:2009-07-08
申请号:CN200810086241.7
申请日:2008-03-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/532 , H01L23/522
CPC classification number: H01L23/53295 , H01L23/5329 , H01L2924/0002 , H01L2924/00
Abstract: 本发明揭示一种半导体装置,适用于先进内连线的超低介电常数介电膜层结构,其包括:具有不同折射率的一上层ELK介电层及一下层ELK介电层。上层ELK介电层的折射率大于下层ELK介电层的折射率。本发明提供一种应用于先进内连线的内层金属介电层的超低介电常数介电膜层。超低介电常数介电膜层包括在相同UV光波长测量下具有不同折射率的双膜层,以防止后续UV烘烤期间UV光穿透至下方膜层,进而提高UV烘烤效率并节省UV光的使用。
-
-
-
-
-
-
-
-
-