公开(公告)号：CN105118810A

公开(公告)日：2015-12-02

申请号：CN201510438514.X

申请日：2012-06-08

申请人： 台湾积体电路制造股份有限公司

发明人： 林俊成 ,  吴文进 ,  施应庆 ,  洪瑞斌 ,  卢思维 ,  郑心圃 ,  余振华

IPC分类号： H01L23/31 ,  H01L23/52 ,  H01L21/768

CPC分类号： H01L23/48 ,  H01L21/6835 ,  H01L24/94 ,  H01L24/96 ,  H01L24/97 ,  H01L25/0652 ,  H01L2221/68327 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/351 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2224/81 ,  H01L2924/00 ,  H01L2224/83

摘要： 一种制造三维集成电路的方法，包括：提供晶圆叠层，其中，将多个半导体管芯安装在第一半导体管芯上方；将模塑料层形成在第一半导体管芯的第一面上方，其中，将多个半导体管芯内嵌在模塑料层中。方法进一步包括：研磨第一半导体管芯的第二面直到暴露多个通孔；将晶圆附接至带框并切割晶圆叠层，从而将晶圆叠层分成多个独立封装件。

公开(公告)号：CN102347320A

公开(公告)日：2012-02-08

申请号：CN201110006036.7

申请日：2011-01-06

申请人： 台湾积体电路制造股份有限公司

发明人： 吴文进 ,  施应庆 ,  邱文智 ,  郑心圃 ,  余振华

IPC分类号： H01L25/065 ,  H01L23/00 ,  H01L21/50 ,  H01L21/60

CPC分类号： H01L21/768 ,  H01L21/56 ,  H01L21/563 ,  H01L21/6835 ,  H01L23/147 ,  H01L23/293 ,  H01L23/3107 ,  H01L23/3128 ,  H01L23/3157 ,  H01L23/481 ,  H01L23/5384 ,  H01L24/11 ,  H01L24/14 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0655 ,  H01L2224/0401 ,  H01L2224/06181 ,  H01L2224/13022 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13184 ,  H01L2224/1403 ,  H01L2224/14181 ,  H01L2224/16147 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2224/16237 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2224/81192 ,  H01L2224/81801 ,  H01L2224/81895 ,  H01L2224/83102 ,  H01L2224/92125 ,  H01L2924/00011 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/10271 ,  H01L2924/10272 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/15321 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/81805

摘要： 本发明揭示一种装置及其制造方法，该装置包括：一第一芯片，具有一第一侧及与其相对的一第二侧，第一侧具有一第一区及一第二区，且一第一金属凸块形成于第一芯片的第一区上，具有一第一平面尺寸。一第二芯片通过第一金属凸块而接合至第一芯片的第一侧。一介电层位于第一芯片的第一侧上方且包括直接位于第二芯片上的一第一部、环绕第二芯片的一第二部以及露出第一芯片的第二区的一开口。一第二金属凸块形成于第一芯片的第二区上且延伸进入介电层的开口内，具有大于第一平面尺寸的一第二平面尺寸。一电子部件通过第二金属凸块而接合至第一芯片的第一侧。本发明增加了芯片堆叠的弹性。

公开(公告)号：CN101667526B

公开(公告)日：2011-12-14

申请号：CN200910134317.3

申请日：2009-04-10

申请人： 台湾积体电路制造股份有限公司

发明人： 余振华 ,  邱文智 ,  吴文进 ,  杨固峰 ,  胡荣治

IPC分类号： H01L21/00 ,  H01L21/302

CPC分类号： H01L21/67219 ,  B24B37/04

摘要： 一种从一半导体晶片表面上移除一金属或导电薄膜的方法和装置，其在一单一晶片装置内进行两步骤工艺。第一步骤为一湿式化学或机械移除工艺，以一高的移除速率来移除此薄膜的上层部分，接着第二步骤为较低的移除速率，其使用化学机械研磨。本发明提供一种装置与具有合理成本的工艺，以从半导体晶片表面上更快速地移除一基体金属或其他导电薄膜，且能得到如同化学机械研磨一般高品质的研磨表面。

公开(公告)号：CN101740414B

公开(公告)日：2011-10-26

申请号：CN200910149028.0

申请日：2009-06-11

申请人： 台湾积体电路制造股份有限公司

发明人： 余振华 ,  邱文智 ,  吴文进

IPC分类号： H01L21/50 ,  H01L21/66

CPC分类号： H01L24/74 ,  H01L24/75 ,  H01L24/80 ,  H01L24/83 ,  H01L25/50 ,  H01L2224/74 ,  H01L2224/75102 ,  H01L2224/75251 ,  H01L2224/75701 ,  H01L2224/75702 ,  H01L2224/75705 ,  H01L2224/75753 ,  H01L2224/75901 ,  H01L2224/80055 ,  H01L2224/80075 ,  H01L2224/80895 ,  H01L2224/80896 ,  H01L2224/83055 ,  H01L2224/83075 ,  H01L2224/83801 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/181 ,  Y10T29/49124 ,  Y10T29/4913 ,  Y10T29/49133 ,  Y10T29/49135 ,  H01L2924/00

摘要： 本发明是有关于一种半导体晶粒的接合方法，该接合方法包含下列步骤：提供第一晶粒和第二晶粒。首先，扫描第一晶粒和第二晶粒至少其中之一，以判断其厚度变化。其次，将第一晶粒的第一表面朝向第二晶粒的第二表面。利用厚度变化，调整第一晶粒与第二晶粒，使得第一表面与第二表面互相平行。最后，将第二晶粒接合至第一晶粒之上。其中，调整第一晶粒与第二晶粒的步骤包含倾斜第一晶粒和第二晶粒其中之一。本发明在将晶粒接合至晶粒或晶圆上时，有较大的产量以及更增进的可信赖度。

公开(公告)号：CN102163559A

公开(公告)日：2011-08-24

申请号：CN201010246686.4

申请日：2010-08-04

申请人： 台湾积体电路制造股份有限公司

发明人： 吴文进 ,  邱文智 ,  眭晓林

IPC分类号： H01L21/50 ,  H01L21/98

CPC分类号： H01L21/6835 ,  H01L21/6836 ,  H01L21/76898 ,  H01L25/0657 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/6835 ,  H01L2221/68372 ,  H01L2221/68381 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/13025 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/01019 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/09701 ,  H01L2924/1461 ,  H01L2924/19041 ,  H01L2924/00 ,  H01L2224/05552

摘要： 本发明揭示一种堆叠装置的制造方法及装置晶片处理方法，该堆叠装置的制造方法包括经由第一粘着层及第二粘着层而将一晶片接合至一承载板，其中晶片与承载板的边缘区被第一粘着层覆盖，但未被第二粘着层覆盖。进行晶片边缘清洁工艺，以去除邻近晶片边缘的第一粘着层而露出承载板的边缘区，接着自承载板处去除第二粘着层。自晶片卸离承载板之后，去除余留在晶片上的第一粘着层。本发明容易在不发生损害的情形下自薄化的装置晶片卸离承载板。

公开(公告)号：CN102074545A

公开(公告)日：2011-05-25

申请号：CN201010543649.X

申请日：2010-11-09

申请人： 台湾积体电路制造股份有限公司

发明人： 林咏淇 ,  吴文进 ,  眭晓林

IPC分类号： H01L23/52 ,  H01L23/532 ,  H01L21/768

CPC分类号： H01L21/76871 ,  H01L21/76844 ,  H01L21/76877 ,  H01L21/76898 ,  H01L23/481 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/16145 ,  H01L2924/3011 ,  H01L2924/014 ,  H01L2924/00014

摘要： 本发明一实施例提供一种集成电路元件，包括一半导体基板，具有一正面与一背面，且一集成电路组件形成于正面上；一层间介电层，形成于半导体基板的正面上；一接触插塞，形成于层间介电层中并电性连接集成电路组件；以及一导孔结构，形成于层间介电层中并延伸穿过半导体基板，其中导孔结构包括一金属层、围绕金属层的一金属籽晶层、围绕金属籽晶层的一阻障层、以及位于金属层与金属籽晶层之间的一阻挡层，阻挡层包括镁、铁、钴、镍、钛、铬、钽、钨或镉的至少其中之一。本发明可大幅减少镀铜以及后续的研磨工艺所耗费的时间，进而减少三维堆叠的集成电路的制作成本。

公开(公告)号：CN101814475A

公开(公告)日：2010-08-25

申请号：CN201010107369.4

申请日：2010-01-29

申请人： 台湾积体电路制造股份有限公司

发明人： 刘明达 ,  许昭顺 ,  曾雅雯 ,  邱文智 ,  吴文进

IPC分类号： H01L23/485 ,  H01L23/488 ,  H01L23/498 ,  H01L21/60

CPC分类号： H01L29/4175 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/49822 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/32 ,  H01L2223/6622 ,  H01L2224/0401 ,  H01L2224/05552 ,  H01L2224/0557 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01044 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043

摘要： 本发明公开了一种用于衬底通孔的阻挡结构和方法。在一个实施例中，半导体器件包括第一衬底，第一衬底包括设置在隔离区域内的有源器件区域。衬底通孔设置为与有源器件区域相邻并且在第一衬底内。在衬底通孔的至少一部分周围设置缓冲层，其中，缓冲层被设置在隔离区域和衬底通孔之间。

公开(公告)号：CN101789417A

公开(公告)日：2010-07-28

申请号：CN201010103550.8

申请日：2010-01-26

申请人： 台湾积体电路制造股份有限公司

发明人： 余振华 ,  邱文智 ,  吴文进

IPC分类号： H01L23/522 ,  H01L21/768

CPC分类号： H01L21/76898 ,  H01L23/5329 ,  H01L24/05 ,  H01L24/06 ,  H01L2224/0557 ,  H01L2924/0002 ,  H01L2924/01019 ,  H01L2924/04941 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2224/05552

摘要： 提供了用于改进的硅通孔隔离结构的系统和方法。一个实施例包括具有在其上形成的电路的衬底的半导体器件。在衬底上方形成一个或多个介电层，并且将开口蚀刻进该结构中，开口从一个或多个介电层的表面开始延伸穿过一个或多个介电层进入衬底；开口具有侧壁。在开口的侧壁上方形成低k介电层。开口填充有导电材料和/或阻挡层，以制造通过低k介电层与周围衬底隔离的硅通孔。

公开(公告)号：CN101752268A

公开(公告)日：2010-06-23

申请号：CN200910132812.0

申请日：2009-04-20

申请人： 台湾积体电路制造股份有限公司

发明人： 邱文智 ,  吴文进 ,  余振华

IPC分类号： H01L21/50 ,  H01L21/60 ,  H01L21/48 ,  H01L21/54 ,  H01L21/66

CPC分类号： H01L25/0657 ,  H01L25/50 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06541

摘要： 一种集成电路的制造方法，包括：提供一包括多个底裸片的底芯片；将一第一顶裸片对准于该底芯片内的一第一底裸片；在该第一顶裸片对准于该第一底裸片后，记录该第一顶裸片的一第一目标位置；将该第一顶裸片接合至该第一底裸片上；利用该第一目标位置计算一第二顶裸片的第二目标位置；移动该第二顶裸片至该第二目标位置；以及将该第二顶裸片接合至一第二底裸片上，且未进行额外的对准动作。本发明可大幅提升产能，同时不会降低对准的准确性。

公开(公告)号：CN101728371A

公开(公告)日：2010-06-09

申请号：CN200910179462.3

申请日：2009-10-20

申请人： 台湾积体电路制造股份有限公司

发明人： 余振华 ,  邱文智 ,  吴文进

IPC分类号： H01L25/00 ,  H01L23/485 ,  H01L23/52

CPC分类号： H01L24/05 ,  H01L24/06 ,  H01L24/80 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/05554 ,  H01L2224/05572 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/08145 ,  H01L2224/16106 ,  H01L2224/80357 ,  H01L2224/80895 ,  H01L2224/81894 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/14 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00014 ,  H01L2924/12 ,  H01L2224/05552

摘要： 本发明公开一种集成电路结构，包括一半导体芯片，其还包括一第一表面以及一第一图案化接合垫，露出于第一表面。第一图案化接合垫包括彼此电性连接的多个部位以及位于其内的至少一开口。集成电路结构还包括一介电材料，填入开口的至少一部分。本发明提供的集成电路结构能够降低大型接合垫制作中的碟化效应，因而改善接合垫的品质。