-
公开(公告)号：CN102881708B
公开(公告)日：2016-07-06
申请号：CN201110443623.2
申请日：2011-12-27
申请人： 海力士半导体有限公司
CPC分类号： H01L45/1675 , G11C13/0004 , G11C2013/008 , G11C2213/71 , H01L27/2409 , H01L27/249 , H01L45/06 , H01L45/1226 , H01L45/1246 , H01L45/126 , H01L45/144
摘要： 提供了一种半导体集成电路器件及其制造方法和驱动方法。所述器件包括：半导体衬底；从半导体衬底的表面延伸的上电极；沿着与半导体衬底的表面平行的方向从上电极的两个侧壁延伸的多个开关结构；以及设置在所述多个开关结构与上电极之间的相变材料层。
-
公开(公告)号：CN102881708A
公开(公告)日：2013-01-16
申请号：CN201110443623.2
申请日：2011-12-27
申请人： 海力士半导体有限公司
CPC分类号： H01L45/1675 , G11C13/0004 , G11C2013/008 , G11C2213/71 , H01L27/2409 , H01L27/249 , H01L45/06 , H01L45/1226 , H01L45/1246 , H01L45/126 , H01L45/144
摘要： 提供了一种半导体集成电路器件及其制造方法和驱动方法。所述器件包括：半导体衬底；从半导体衬底的表面延伸的上电极；沿着与半导体衬底的表面平行的方向从上电极的两个侧壁延伸的多个开关结构；以及设置在所述多个开关结构与上电极之间的相变材料层。
-
公开(公告)号：CN101499464B
公开(公告)日：2013-01-02
申请号：CN200910003382.2
申请日：2009-01-22
申请人： 海力士半导体有限公司
CPC分类号： H01L2224/16145 , H01L2224/32145 , H01L2224/73204 , H01L2924/01075 , H01L2924/014 , H01L2924/00
摘要： 本发明提供一种制备晶片级堆叠封装的方法，包括步骤：背面研磨包括多个第一半导体芯片的晶片的下表面；将支承构件附着到被背面研磨的晶片的下表面；将一个或更多单独的第二半导体芯片堆叠到被背面研磨的晶片的各第一半导体芯片上；形成第一穿通电极以电连接所堆叠的第一半导体芯片和第二半导体芯片；将第三半导体芯片附着到所堆叠的第二半导体芯片中的最上面的芯片，该第三半导体芯片具有电连接到第一穿通电极的第二穿通电极和连接到该第二穿通电极的重配置线；将外部连接端子连接到该第三半导体芯片的重配置线；以及切割其上堆叠第二和第三半导体芯片的晶片级的第一半导体芯片以用于芯片级半导体封装。
-
公开(公告)号：CN102487058A
公开(公告)日：2012-06-06
申请号：CN201110393423.0
申请日：2011-12-01
申请人： 海力士半导体有限公司
发明人： 金圣哲
IPC分类号： H01L23/538 , H01L21/768
CPC分类号： H01L25/0657 , H01L23/481 , H01L2224/16 , H01L2225/06513 , H01L2225/06544
摘要： 一种半导体芯片、半导体封装件以及半导体芯片的制造方法。该半导体芯片包括具有第一表面和与第一表面相反的第二表面的基板、设置在基板的第一表面上的芯片焊盘以及包括多个子通路的贯穿硅通路(TSV)，该多个子通路在不同的位置处电连接到芯片焊盘。
-
公开(公告)号：CN101494207B
公开(公告)日：2011-12-07
申请号：CN200910003379.0
申请日：2009-01-22
申请人： 海力士半导体有限公司
IPC分类号： H01L23/482 , H01L25/00 , H01L25/065 , H01L23/52
CPC分类号： H01L23/50 , H01L24/05 , H01L24/06 , H01L24/14 , H01L24/17 , H01L25/0657 , H01L2224/0235 , H01L2224/02375 , H01L2224/0401 , H01L2224/05001 , H01L2224/0554 , H01L2224/05552 , H01L2224/06051 , H01L2224/06165 , H01L2224/06167 , H01L2224/13025 , H01L2224/131 , H01L2224/16145 , H01L2225/06513 , H01L2225/06527 , H01L2225/06541 , H01L2225/06562 , H01L2924/0001 , H01L2924/01006 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01082 , H01L2924/014 , H01L2924/00012 , H01L2224/13099
摘要： 本发明公开了一种半导体芯片及具有该半导体芯片的叠层半导体封装。一种适用于叠层半导体芯片并具有芯片选择结构的半导体芯片包括半导体芯片体和芯片选择结构。该芯片选择结构包括：设置在半导体芯片体上的芯片选择焊垫；电连接到芯片选择焊垫的主贯通电极；插设在主贯通电极与芯片选择焊垫之间的次贯通电极，其中次贯通电极从芯片选择焊垫电断开；以及设置在所述半导体芯片体上的芯片选择重分布构件，使得所述芯片选择焊垫和所述主贯通电极彼此电连接。多个半导体芯片可以通过使叠层半导体芯片偏移而堆叠，每个半导体芯片具有相同的芯片选择结构。
-
公开(公告)号：CN102263084A
公开(公告)日：2011-11-30
申请号：CN201110144450.4
申请日：2011-05-31
申请人： 海力士半导体有限公司
IPC分类号： H01L23/544 , H01L23/538
CPC分类号： H01L25/0657 , H01L23/3107 , H01L23/481 , H01L24/05 , H01L24/13 , H01L24/16 , H01L24/32 , H01L24/81 , H01L24/83 , H01L25/50 , H01L2223/54426 , H01L2223/5446 , H01L2224/0401 , H01L2224/05009 , H01L2224/10165 , H01L2224/13009 , H01L2224/16146 , H01L2224/16238 , H01L2224/32146 , H01L2224/32225 , H01L2224/73204 , H01L2224/8113 , H01L2224/81132 , H01L2224/81201 , H01L2224/81903 , H01L2224/831 , H01L2225/06513 , H01L2225/06541 , H01L2225/06593 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01074 , H01L2924/014 , H01L2924/14 , H01L2924/00
摘要： 一种半导体封装包括多个堆叠半导体芯片及填充料。每个堆叠半导体芯片包括：具有第一表面及第二表面的半导体基板，其中诸如接合垫的电路图案形成在该第一表面上；以及第一对准图案，形成在该半导体基板的该第一表面上，其中该第一对准图案由磁性材料形成。填充料填充半导体芯片之间的间隙。
-
公开(公告)号：CN101330069B
公开(公告)日：2010-08-25
申请号：CN200710149631.X
申请日：2007-09-10
申请人： 海力士半导体有限公司
IPC分类号： H01L23/488 , H01L23/31 , H01L21/50 , H01L21/60 , H01L21/56
CPC分类号： H01L24/29 , H01L23/3128 , H01L24/11 , H01L24/13 , H01L24/16 , H01L24/83 , H01L2224/0554 , H01L2224/05568 , H01L2224/05573 , H01L2224/1147 , H01L2224/131 , H01L2224/1329 , H01L2224/133 , H01L2224/16225 , H01L2224/2919 , H01L2224/2929 , H01L2224/29299 , H01L2224/73204 , H01L2224/838 , H01L2924/00013 , H01L2924/00014 , H01L2924/01006 , H01L2924/01015 , H01L2924/01033 , H01L2924/01082 , H01L2924/01327 , H01L2924/014 , H01L2924/0665 , H01L2924/0781 , H01L2924/15311 , H01L2924/181 , H01L2924/00 , H01L2224/29099 , H01L2224/29199 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
摘要： 本发明公开了一种倒装片封装及其制造方法。该倒装片封装实现了精细节距且改善了凸点结合的可靠性。该倒装片封装包括：印刷电路板，在其一个表面上具有多个电极端子；面向下半导体芯片，位于印刷电路板上且具有多个接合垫；导电聚合物，用于将半导体芯片的接合垫电和机械连接到印刷电路板的电极端子；和密封剂，用于模塑包括导电聚合物和半导体芯片的印刷电路板的一个表面。
-
公开(公告)号：CN101431068A
公开(公告)日：2009-05-13
申请号：CN200810001494.X
申请日：2008-01-29
申请人： 海力士半导体有限公司
IPC分类号： H01L25/00 , H01L25/065 , H01L23/488 , H01L23/498 , H01L23/36 , H01L23/552
CPC分类号： H05K1/141 , H01L25/105 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/73253 , H01L2225/107 , H01L2225/1088 , H01L2225/1094 , H05K1/021 , H05K1/182 , H05K1/183 , H05K3/0061 , H05K2201/10371 , H05K2201/10545 , H05K2201/10674 , H05K2203/1572
摘要： 本发明公开了一种半导体封装模块，其包括电路板，包括板体，该板体具有容纳部分和在该板体中形成的导电图案；半导体封装，容纳于该容纳部分中，并且具有电连接至各导电图案的导电端子和电连接至导电端子的半导体芯片；以及连接构件，用以电连接导电图案和导电端子。在本发明中，因为在具有容纳空间的容纳部分在电路板的板体形成之后，半导体封装被容纳在该容纳部分中，且该半导体封装的连接端子和板体的导电图案使用连接构件而彼此电连接，所以多个半导体封装可堆叠为单一电路板而不需增加厚度，因此能显著地改善半导体封装模块的数据存储容量和数据处理速度。
-
公开(公告)号：CN102263084B
公开(公告)日：2015-08-05
申请号：CN201110144450.4
申请日：2011-05-31
申请人： 海力士半导体有限公司
IPC分类号： H01L23/544 , H01L23/538
CPC分类号： H01L25/0657 , H01L23/3107 , H01L23/481 , H01L24/05 , H01L24/13 , H01L24/16 , H01L24/32 , H01L24/81 , H01L24/83 , H01L25/50 , H01L2223/54426 , H01L2223/5446 , H01L2224/0401 , H01L2224/05009 , H01L2224/10165 , H01L2224/13009 , H01L2224/16146 , H01L2224/16238 , H01L2224/32146 , H01L2224/32225 , H01L2224/73204 , H01L2224/8113 , H01L2224/81132 , H01L2224/81201 , H01L2224/81903 , H01L2224/831 , H01L2225/06513 , H01L2225/06541 , H01L2225/06593 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01074 , H01L2924/014 , H01L2924/14 , H01L2924/00
摘要： 一种半导体封装包括多个堆叠半导体芯片及填充料。每个堆叠半导体芯片包括：具有第一表面及第二表面的半导体基板，其中诸如接合垫的电路图案形成在该第一表面上；以及第一对准图案，形成在该半导体基板的该第一表面上，其中该第一对准图案由磁性材料形成。填充料填充半导体芯片之间的间隙。
-
公开(公告)号：CN101431068B
公开(公告)日：2011-05-04
申请号：CN200810001494.X
申请日：2008-01-29
申请人： 海力士半导体有限公司
IPC分类号： H01L25/00 , H01L25/065 , H01L23/488 , H01L23/498 , H01L23/36 , H01L23/552
CPC分类号： H05K1/141 , H01L25/105 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/73253 , H01L2225/107 , H01L2225/1088 , H01L2225/1094 , H05K1/021 , H05K1/182 , H05K1/183 , H05K3/0061 , H05K2201/10371 , H05K2201/10545 , H05K2201/10674 , H05K2203/1572
摘要： 本发明公开了一种半导体封装模块，其包括电路板，包括板体，该板体具有容纳部分和在该板体中形成的导电图案；半导体封装，容纳于该容纳部分中，并且具有电连接至各导电图案的导电端子和电连接至导电端子的半导体芯片；以及连接构件，用以电连接导电图案和导电端子。在本发明中，因为在具有容纳空间的容纳部分在电路板的板体形成之后，半导体封装被容纳在该容纳部分中，且该半导体封装的连接端子和板体的导电图案使用连接构件而彼此电连接，所以多个半导体封装可堆叠为单一电路板而不需增加厚度，因此能显著地改善半导体封装模块的数据存储容量和数据处理速度。
-
-
-
-
-
-
-
-
-
搜索结果
18 条记录 (耗时 0.032 秒)
