公开(公告)号：CN110176494A

公开(公告)日：2019-08-27

申请号：CN201910126197.6

申请日：2019-02-20

申请人： 英特尔公司

发明人： A.A.沙尔马 ,  T.加尼 ,  J.T.卡瓦列罗斯 ,  G.德维 ,  V.H.勒 ,  L.D.黄 ,  C.J.耶泽夫斯基

IPC分类号： H01L29/41 ,  H01L29/49

摘要： 晶体管布置中的金属密封剂。本文中公开了晶体管电极-沟道布置，以及相关的方法和器件。例如，在一些实施例中，晶体管电极-沟道布置可以包括沟道材料、在沟道材料之上提供的源极/漏极电极、以及至少部分地包围源极/漏极电极中的一个或多个的密封剂，其中密封剂包括一种或多种金属导电材料。

公开(公告)号：CN108701714A

公开(公告)日：2018-10-23

申请号：CN201680082393.2

申请日：2016-02-22

申请人： 英特尔公司

发明人： C.S.莫哈帕特拉 ,  A.S.墨菲 ,  G.A.格拉斯 ,  M.V.梅茨 ,  W.拉赫马迪 ,  G.德维 ,  T.加尼 ,  J.T.卡瓦利罗斯

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/0673 ,  B82Y10/00 ,  H01L21/0243 ,  H01L21/02461 ,  H01L21/02463 ,  H01L21/02543 ,  H01L21/02546 ,  H01L21/02549 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/30612 ,  H01L21/30625 ,  H01L21/3245 ,  H01L21/764 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/1079 ,  H01L29/20 ,  H01L29/401 ,  H01L29/42392 ,  H01L29/66469 ,  H01L29/66522 ,  H01L29/66795 ,  H01L29/775 ,  H01L29/785 ,  H01L29/78696

摘要： 可形成具有含铟的三元或以上的III‑V族化合物有源沟道的晶体管装置及用于制作该晶体管装置的过程，其在制作例如在三栅或环栅（GAA）装置中使用的那些有源沟道的鳍形有源沟道时使能改进的载流子迁移率。在一个实施例中，含铟的三元或以上的III‑V族化合物可沉积在子结构的重构的上表面上的窄沟槽中，这可产生具有富铟侧表面和富铟底表面的鳍。这些富铟表面将邻接晶体管的栅氧化物，并且相对于含铟的三元或以上的III‑V族化合物有源沟道的常规同质组成可产生高电子迁移率和改进的切换速度。

公开(公告)号：CN107924867A

公开(公告)日：2018-04-17

申请号：CN201580081241.6

申请日：2015-06-26

申请人： 英特尔公司

发明人： C.S.莫哈帕特拉 ,  A.S.墨菲 ,  G.A.格拉斯 ,  W.拉克马迪 ,  G.德维 ,  J.T.卡瓦利罗斯 ,  T.加尼 ,  M.V.梅茨

IPC分类号： H01L21/762 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L29/66522 ,  H01L21/30612 ,  H01L21/762 ,  H01L29/0653 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66469 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/66742 ,  H01L29/6681 ,  H01L29/775 ,  H01L29/78 ,  H01L29/7853 ,  H01L29/78681 ,  H01L29/78696

摘要： 描述了一种非平面全环栅器件及其制作方法。在一个实施例中，通过在STI沟槽中选择性地沉积整个epi堆叠来形成多层堆叠。在缓冲层之上赝晶生长沟道层。在沟道层的顶部上生长盖层。在实施例中，STI层的高度保持高于沟道层，直到栅极的形成。在每一个沟道纳米线上并且完全绕着每一个沟道纳米线而形成栅极电介质层。在栅极电介质层上并且围绕沟道纳米线而形成栅电极。

公开(公告)号：CN105226092A

公开(公告)日：2016-01-06

申请号：CN201510522695.4

申请日：2010-10-19

申请人： 英特尔公司

发明人： G.德维 ,  R.S.曹 ,  M.拉多萨夫耶维奇 ,  M.V.梅茨 ,  R.皮拉里塞蒂

IPC分类号： H01L29/778 ,  H01L29/66 ,  H01L29/423

CPC分类号： H01L29/66666 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7783

摘要： 描述基于量子阱的半导体器件以及形成基于量子阱的半导体器件的方法。一种方法包括提供布置在衬底之上并且包括量子阱沟道区的异质结构。该方法还包括在量子阱沟道区之上形成源和漏材料区。该方法还包括在源和漏材料区中形成沟槽，以便提供与漏区分离的源区。该方法还包括：在沟槽中在源区和漏区之间形成栅介电层；以及在沟槽中在栅介电层之上形成栅电极。

公开(公告)号：CN107615490B

公开(公告)日：2022-02-11

申请号：CN201580080367.1

申请日：2015-06-26

申请人： 英特尔公司

发明人： G.A.格拉斯 ,  A.S.墨菲 ,  D.B.奥伯廷 ,  T.加尼 ,  J.T.卡瓦利罗斯 ,  B.朱-龚 ,  C.S.莫哈帕特拉 ,  K.詹布纳坦 ,  G.德维 ,  W.拉克马迪

IPC分类号： H01L29/78 ,  H01L21/336

摘要： 公开了用于定制基于鳍的晶体管装置以提供范围广泛的沟道配置和/或材料系统，并且在相同集成电路管芯内的技术。根据一实施例，包覆并且随后去除牺牲鳍，由此留下包覆层作为一对独立的鳍。一旦牺牲鳍区域被适合的绝缘体回填，得到的结构便是绝缘体上鳍。通过使用此类核上包覆方案，新鳍能够以任何材料配置。得到的绝缘体上鳍例如在消除或以其它方式降低子沟道源极到漏极（或漏极到源极）泄露电流的同时对良好的栅极控制是有利的。另外，大幅降低了来自沟道到衬底的寄生电容。牺牲鳍能够被视为是核，并且能够例如使用原生于衬底的材料或允许低缺陷异类包覆材料组合的替换材料来实现。

公开(公告)号：CN110197820A

公开(公告)日：2019-09-03

申请号：CN201910145003.7

申请日：2019-02-27

申请人： 英特尔公司

发明人： A.A.沙尔马 ,  J.T.卡瓦列罗斯 ,  G.德维 ,  W.拉赫马迪 ,  R.皮拉里塞蒂

IPC分类号： H01L23/538

摘要： 提供了使用薄膜晶体管的可重配置的互连布置。本文中所公开的是包括薄膜晶体管（TFT）的可重配置的互连布置。示例性的布置包括被提供在半导体衬底之上的TFT，所述布置包括在TFT与半导体衬底之间的一个或多个金属互连层，以及被提供在TFT的与面向半导体衬底的侧相对的侧之上的一个或多个金属互连层。将TFT集成在互连布置的金属互连层中间有利地允许通过控制被施加到TFT的栅极电极的电压来控制在各种电路元件之间的电连接性。

公开(公告)号：CN104900693B

公开(公告)日：2018-06-08

申请号：CN201510197870.7

申请日：2010-11-18

申请人： 英特尔公司

发明人： R.皮拉里塞蒂 ,  J.T.卡瓦列罗斯 ,  W.雷奇马迪 ,  U.沙 ,  B.楚-孔 ,  M.拉多沙夫耶维奇 ,  N.穆克赫吉 ,  G.德维 ,  B.Y.金 ,  R.S.乔

IPC分类号： H01L29/775 ,  H01L29/778 ,  H01L29/78 ,  H01L29/267 ,  H01L29/10 ,  H01L21/335 ,  H01L21/336 ,  B82Y10/00 ,  H01L29/51

CPC分类号： H01L29/775 ,  B82Y10/00 ,  H01L21/76 ,  H01L29/0653 ,  H01L29/1054 ,  H01L29/155 ,  H01L29/165 ,  H01L29/267 ,  H01L29/517 ,  H01L29/66431 ,  H01L29/66439 ,  H01L29/66477 ,  H01L29/66795 ,  H01L29/66977 ,  H01L29/7782 ,  H01L29/7849 ,  H01L29/785 ,  H01L29/7851

摘要： 本申请涉及“非平面锗量子阱装置”。公开用于形成非平面锗量子阱结构的技术。具体来说，量子阱结构能够采用IV或III‑V族半导体材料来实现，并且包括锗鳍式结构。在一个示例情况下，提供一种非平面量子阱装置，该装置包括具有衬底(例如硅上的SiGe或GaAs缓冲部分)、IV或III‑V材料势垒层(例如SiGe或GaAs或AlGaAs)、掺杂层(例如δ掺杂/调制掺杂)和未掺杂锗量子阱层的量子阱结构。未掺杂锗鳍式结构在量子阱结构中形成，并且顶部势垒层在鳍式结构之上沉积。栅金属能够跨鳍式结构来沉积。漏区/源区能够在鳍式结构的相应端部形成。

公开(公告)号：CN107667430A

公开(公告)日：2018-02-06

申请号：CN201580080339.X

申请日：2015-06-26

申请人： 英特尔公司

发明人： G.德维 ,  M.V.梅茨 ,  A.S.墨菲 ,  T.加尼 ,  W.拉克马迪 ,  C.S.莫哈帕特拉 ,  J.T.卡瓦利罗斯 ,  G.A.格拉斯

IPC分类号： H01L27/092 ,  H01L21/8258 ,  H01L21/336 ,  H01L21/8238

CPC分类号： H01L27/0924 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/82385 ,  H01L21/8258 ,  H01L29/0847 ,  H01L29/1037 ,  H01L29/205 ,  H01L29/42376 ,  H01L29/66522 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7851

摘要： 单片FET包含设置在衬底之上的第一高载流子迁移率半导体材料中的多数载流子沟道。虽然掩膜（例如栅极叠层或牺牲的栅极叠层）正覆盖横向沟道区域，但高载流子迁移率半导体材料的隔离物被过度生长，例如环绕电介质横向隔离物以增大晶体管源极与漏极之间的有效间隔，而没有晶体管占用空间中的伴随增大。源极/漏极区域通过高迁移率半导体隔离物电耦合到横向沟道区域，所述横向沟道区域可基本上不掺杂（即本征）。例如，采用增大的对于给定横向栅极尺寸的有效沟道长度，对于给定断开状态泄露的晶体管占用空间可被减小，或者对于给定晶体管占用空间的断开状态源极/漏极泄露可被减小。

公开(公告)号：CN107615490A

公开(公告)日：2018-01-19

申请号：CN201580080367.1

申请日：2015-06-26

申请人： 英特尔公司

发明人： G.A.格拉斯 ,  A.S.墨菲 ,  D.B.奥伯廷 ,  T.加尼 ,  J.T.卡瓦利罗斯 ,  B.朱-龚 ,  C.S.莫哈帕特拉 ,  K.詹布纳坦 ,  G.德维 ,  W.拉克马迪

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L27/1211 ,  H01L21/76224 ,  H01L21/845 ,  H01L29/0649 ,  H01L29/0673 ,  H01L29/161 ,  H01L29/20 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/78

摘要： 公开了用于定制基于鳍的晶体管装置以提供范围广泛的沟道配置和/或材料系统，并且在相同集成电路管芯内的技术。根据一实施例，包覆并且随后去除牺牲鳍，由此留下包覆层作为一对独立的鳍。一旦牺牲鳍区域被适合的绝缘体回填，得到的结构便是绝缘体上鳍。通过使用此类核上包覆方案，新鳍能够以任何材料配置。得到的绝缘体上鳍例如在消除或以其它方式降低子沟道源极到漏极（或漏极到源极）泄露电流的同时对良好的栅极控制是有利的。另外，大幅降低了来自沟道到衬底的寄生电容。牺牲鳍能够被视为是核，并且能够例如使用原生于衬底的材料或允许低缺陷异类包覆材料组合的替换材料来实现。

公开(公告)号：CN107636838B

公开(公告)日：2022-01-14

申请号：CN201580080418.0

申请日：2015-06-27

申请人： 英特尔公司

发明人： J.T.卡瓦利罗斯 ,  C.S.莫哈帕特拉 ,  A.S.墨菲 ,  W.拉克马迪 ,  M.V.梅茨 ,  G.德维 ,  T.加尼 ,  H.W.肯内尔

IPC分类号： H01L29/78 ,  H01L21/8258 ,  H01L27/092

摘要： 单片的鳍式FET包含设置在第二Ⅲ‑Ⅴ化合物半导体上的第一Ⅲ‑Ⅴ化合物半导体材料中的多数载流子沟道。在诸如牺牲栅极叠层的掩模正覆盖沟道区域时，两性掺杂物的源被沉淀在暴露的鳍侧壁之上并被扩散到第一Ⅲ‑Ⅴ化合物半导体材料中。两性掺杂物作为第一Ⅲ‑Ⅴ材料内的供体和第二Ⅲ‑Ⅴ材料内的受体来优先活化，给晶体管尖端掺杂提供第一和第二Ⅲ‑Ⅴ材料之间的p‑n结。横向隔离物被沉淀以覆盖鳍的尖端部分。未由掩模或隔离物所覆盖的鳍的区域中的源极/漏极区域通过尖端区域来电耦合到沟道。沟道掩模采用栅极叠层来替换。