利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

176 条记录 (耗时 0.025 秒)

    HOLE PLUG FOR THIN LAMINATE
    1.
    发明公开
    HOLE PLUG FOR THIN LAMINATE 审中-公开
    用于薄层压板的孔塞

    公开(公告)号：EP3238512A1

    公开(公告)日：2017-11-01

    申请号：EP15874375.7

    申请日：2015-12-28

    申请人： Sanmina Corporation

    发明人： IKETANI, Shinichi ,  KERSTEN, Dale

    IPC分类号： H05K3/40 ,  H05K1/11

    CPC分类号： H05K3/429 ,  H05K3/0035 ,  H05K3/0047 ,  H05K3/0094 ,  H05K3/421 ,  H05K2203/0207 ,  H05K2203/0713 ,  H05K2203/1476

    摘要： A method for forming a hole plug in a laminate structure is provided. A laminate structure, is formed, including at least a dielectric layer and a first conductive foil on a first side of the dielectric layer. An unpierced or blind hole is formed in the laminate structure extending toward the first conductive foil from a second side of the dielectric layer and at least partially through the dielectric layer, the hole having a hole depth to hole diameter aspect ratio of less than ten (10) to one (1). In yet another example, the hole aspect ratio may be less than one (1) to one (1). Via fill ink may then be deposited in the hole. The via fill ink is then dried and/or cured to form a hole plug.

    摘要翻译： 提供了一种用于在层压结构中形成孔塞的方法。 形成层压结构，其包括在介电层的第一侧上的至少介电层和第一导电箔。 在层叠结构中形成未层叠或盲孔，从电介质层的第二侧朝向第一导电箔延伸并且至少部分地穿过电介质层，孔的孔深与孔直径的纵横比小于10（ 10）到一（1）。 在又一示例中，孔纵横比可以小于一（1）至一（1）。 通孔填充墨水然后可以沉积在孔中。 然后通路填充墨水干燥和/或固化以形成孔塞。

    Wiring board having a plurality of vias
    6.
    发明公开
    Wiring board having a plurality of vias 审中-公开
    Leiterplatte mit mehrerenLücken

    公开(公告)号：EP2448381A1

    公开(公告)日：2012-05-02

    申请号：EP11185634.0

    申请日：2011-10-18

    申请人： Fujitsu Limited

    发明人： Sugane, Mitsuhiko ,  Mukoyama, Takahide ,  Yamada, Tetsuro ,  Hiroshima, Yoshiyuki ,  Ooi, Takahiro ,  Kobayashi, Midori ,  Matsui, Akiko

    IPC分类号： H05K3/00 ,  H05K3/30 ,  H05K3/42

    CPC分类号： H05K3/306 ,  H05K3/0047 ,  H05K3/421 ,  H05K2201/10303 ,  H05K2201/10424 ,  H05K2201/1059 ,  H05K2203/0207 ,  Y10T29/49139

    摘要： A wiring board unit includes a connector having a plurality of terminals; and a wiring board on which the connector is mounted. The wiring board includes a first wiring pattern provided on a first wiring layer, a second wiring pattern provided on a second wiring layer at a position shallower than the first wiring layer, a first via formed in a first recess having a first depth, the first via being in contact with the first wiring pattern, and a second via formed in a second recess having a second depth that is smaller than the first depth, the second via being in contact with the second wiring pattern.

    摘要翻译： 线路板单元包括具有多个端子的连接器; 以及安装有连接器的布线板。 布线基板包括设置在第一布线层上的第一布线图形，设置在比第一布线层浅的位置的第二布线层上的第二布线图案，形成在具有第一深度的第一凹部中的第一通孔， 通过与第一布线图案相接触，以及形成在具有小于第一深度的第二深度的第二凹槽中的第二通孔，第二通孔与第二布线图形接触。

    Copper electropating bath and method
    9.
    发明公开
    Copper electropating bath and method 有权
    Kupfer-Elektroplattierbad und -verfahren

    公开(公告)号：EP2366694A2

    公开(公告)日：2011-09-21

    申请号：EP11158233.4

    申请日：2011-03-15

    申请人： Rohm and Haas Electronic Materials LLC

    发明人： Niazimbetova, Zukhra l. ,  Rzeznik, Maria Anna

    IPC分类号： C07D235/06 ,  C25D3/38 ,  C25D5/02 ,  H05K3/42

    CPC分类号： C07D235/08 ,  C25D3/38 ,  H05K3/421 ,  H05K3/423

    摘要： Copper plating baths containing a leveling agent that is a reaction product of a certain benzimidazole with a certain epoxide-containing compound that deposit copper on the surface of a conductive layer are provided. Such plating baths deposit a copper layer that is substantially planar on a substrate surface across a range of electrolyte concentrations. Methods of depositing copper layers using such copper plating baths are also disclosed.

    摘要翻译： 提供了含有作为某种苯并咪唑与某种含氧化物的化合物在导电层表面上沉积铜的反应产物的流平剂的镀铜浴。 这种电镀浴在电解质浓度的范围内沉积在基底表面上基本平坦的铜层。 还公开了使用这种镀铜浴沉积铜层的方法。