公开(公告)号：KR1020180081831A

公开(公告)日：2018-07-17

申请号：KR1020187019213

申请日：2013-02-08

申请人： 닛산 가가쿠 가부시키가이샤

发明人： 오하시,토모야 ,  키시오카,타카히로

IPC分类号： H01L21/265 ,  G03F7/11 ,  C08L101/00 ,  C07F5/02

CPC分类号： H01L21/265 ,  C07F5/04 ,  C08L101/00 ,  C09D201/02 ,  G03F7/11 ,  G03F7/40 ,  H01J37/3171 ,  H01L21/26526 ,  H01L21/266 ,  H01L21/31155 ,  H01L21/26566 ,  C07F5/02

摘要： [과제] 이온주입방법및 이온주입용막형성조성물및 레지스트하층막형성조성물을제공하는것. [해결수단] 13족, 14족, 15족또는 16족의원소를포함하는화합물및 유기용제를포함하는막형성조성물을기판상에도포하고베이크하여막을형성하는공정, 불순물이온을상기막의상방으로부터상기막을개재하여상기기판에주입함과동시에, 상기막 중의 13족, 14족, 15족또는 16족의원소를상기기판중에도입하는공정을포함하는, 이온주입방법. 상기막형성조성물은, 13족, 14족, 15족또는 16족의원소를포함하는화합물및 유기용제를포함하는이온주입용막형성조성물이다. 또한, 적어도 2개의붕산에스테르기를가지는화합물을포함하는레지스트하층막형성조성물이다.

公开(公告)号：KR20180061026A

公开(公告)日：2018-06-07

申请号：KR20170159397

申请日：2017-11-27

IPC分类号： H01L29/66 ,  H01L21/768

CPC分类号： H01L21/823456 ,  H01L21/3065 ,  H01L21/3086 ,  H01L21/31053 ,  H01L21/31111 ,  H01L21/31155 ,  H01L21/32133 ,  H01L21/76224 ,  H01L21/823431 ,  H01L27/0207 ,  H01L29/42376 ,  H01L29/66545 ,  H01L29/6656

摘要： 추가적인프로세싱동안에주위구조체에추가적인혜택을제공하도록유전체물질의물리적특징이변경되는반도체장치및 이를제조하는방법이제공된다. 이변경은변경된영역을형성하도록이온을유전체물질내로주입함으로써수행될수 있다. 일단이온이주입되었으면, 추가적인프로세싱은원래의구조체대신에변경된영역의변경된구조체에의존한다.

公开(公告)号：KR20180011854A

公开(公告)日：2018-02-02

申请号：KR20187001802

申请日：2016-06-02

IPC分类号： H01L29/66 ,  H01L21/265 ,  H01L29/78

CPC分类号： H01L29/66795 ,  H01L21/26586 ,  H01L21/283 ,  H01L21/3065 ,  H01L21/3081 ,  H01L21/3086 ,  H01L21/31116 ,  H01L21/31155 ,  H01L29/1033 ,  H01L29/1054 ,  H01L29/161 ,  H01L29/165 ,  H01L29/66553 ,  H01L29/6656

摘要： 방법은기판의기판평면으로부터연장되는패터닝된피처(patterned feature)를제공하는단계로서, 패터닝된피처는반도체부분(semiconductor portion) 및반도체부분의측벽영역들을따라서그리고최상부영역을따라서연장되는경화되지않은상태에코팅(coating)을포함하고, 제공하는단계; 제 1 이온들을코팅으로주입하는단계로서, 제 1 이온들은기판평면에수직을따라서의제 1 궤적을갖고, 제 1 이온들은최상부영역을따라서배치된경화된상태를포함하는에칭-경화된부분(etch-hardened portion)을형성하는, 주입하는단계; 제 2 이온들을이용한반응성에천트(reactive etch)을코팅에보내는단계(directing)로서, 제 2 이온들은수직에대하여비-제로각도를형성하는제 2 궤적을갖고, 반응성에천트는제 1 에칭율(etch rate)에서에칭-경화된부분을제거하고, 제 1 에칭율은제 2 이온들이경화되지않은상태에최상부부분에반응성에천트에보내질때의제 2 에칭율보다작은, 보내는단계를포함한다.

摘要翻译： 方法包括：提供从所述衬底的衬底平面中延伸的图案化特征（图案化特征），图案化的特征并不固化为沿着半导体部的沿最上面的区域延伸（半导体部）和半导体部和所述侧壁区域 包括以下步骤：将涂层提供到状态; 将第一离子注入到涂层中，其中第一离子具有沿着垂直于基板平面的平面的第一轨道，并且第一离子包括蚀刻固化部分 形成蚀刻硬化部分; 第二离子作为反应性蚀刻剂的步骤（引导）的（反应性蚀刻）被发送到该涂层中使用第二离子比率相对于垂直和一个第二轨迹形成的零的角度，teuneun布反应性第一蚀刻速率 其中当所述第二离子未固化时，所述第一蚀刻速率小于所述第二蚀刻速率，并且在所述蚀刻速率的顶部被发送至所述反应性蚀刻剂， 。

公开(公告)号：KR1020170078558A

公开(公告)日：2017-07-07

申请号：KR1020170049150

申请日：2017-04-17

申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

发明人： 치앙쑹-유 ,  린충-웨이 ,  첸쾅-신 ,  티엔보-젠

IPC分类号： H01L29/78

CPC分类号： H01L21/76237 ,  H01L21/2636 ,  H01L21/266 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/31155 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823481 ,  H01L21/845 ,  H01L27/0886 ,  H01L27/1211 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/7831

摘要： 반도체디바이스를형성하는기구의실시예가제공된다. 이반도체디바이스는제1 아이솔레이션구조에의해부분적으로둘러싸이고그 정상면을통과해돌출하는제1 핀을포함한다. 반도체디바이스는또한제2 아이솔레이션구조에의해부분적으로둘러싸이고그 정상면을통과해돌출하는제2 핀을포함한다. 제1 아이솔레이션구조의정상면이제2 아이솔레이션구조의정상면보다높아, 제2 핀이제1 핀보다높은높이를갖는다. 제2 아이솔레이션구조는제1 아이솔레이션구조보다높은도펀트농도를갖는다.

摘要翻译： 提供了用于形成半导体器件的机构的实施例。 护套装置包括第一鳍状物，该第一鳍状物被第一隔离结构部分地围绕并且突出穿过其顶表面。 半导体器件还包括第二鳍状物，其由第二隔离结构部分地围绕并且突出穿过其顶表面。 第一隔离结构的顶部表面现在高于双隔离结构的顶部表面，并且第二引脚现在具有高于一个引脚的高度。 第二隔离结构具有比第一隔离结构更高的掺杂剂浓度。

公开(公告)号：KR1020170063535A

公开(公告)日：2017-06-08

申请号：KR1020177005009

申请日：2014-09-26

申请人： 인텔 코포레이션

发明人： 브룩스,존디. ,  코사라주,스리니바스 ,  플레하노프,파벨에스. ,  이크발,아사드

IPC分类号： H01L21/02 ,  H01L21/311 ,  H01L21/3115 ,  H01L21/768

CPC分类号： H01L21/0234 ,  H01L21/02323 ,  H01L21/02326 ,  H01L21/02329 ,  H01L21/31144 ,  H01L21/31155 ,  H01L21/76826 ,  H01L21/76834

摘要： 본개시내용의실시예들은포토리소그래피포이즈닝을감소시키기위한산화플라즈마후처리를위한기술들을설명한다. 일실시예에서, 장치는복수의라우팅피처를갖는유전체층; 및유전체층과결합된제1 계면영역및 제1 계면영역에대향하여배치된제2 계면영역을갖는에칭정지층을포함한다. 제1 계면영역은제1 계면영역에걸쳐고르게분포되는피크실리콘산화물(SiO) 농도레벨을갖고, 제2 계면영역은실질적으로제로실리콘산화물(SiO) 농도레벨을갖는다. 다른실시예들이설명되고/되거나청구될수 있다.

摘要翻译： 本公开的实施例描述了用于氧化等离子体后处理以减少光刻中毒的技术。 在一个实施例中，一种装置包括：具有多个路由特征的电介质层; 并且具有耦合到介电层的第一界面区域和与第一界面区域相对设置的第二界面区域的蚀刻停止层。 第一界面区域具有均匀分布在第一界面区域上的峰值氧化硅（SiO）浓度水平，并且第二界面区域具有基本为零的氧化硅（SiO）浓度水平。 其他实施例可以被描述和/或要求保护。

公开(公告)号：KR1020170051517A

公开(公告)日：2017-05-11

申请号：KR1020177009958

申请日：2015-08-14

申请人： 어플라이드 머티어리얼스, 인코포레이티드

发明人： 이에,엘리와이. ,  고데트,루도빅 ,  수,준 ,  네마니,스리니바스디. ,  리,동큉카렌 ,  첸,에리카

IPC分类号： H01L21/3065 ,  H01L21/3115 ,  H01L21/02 ,  H01L21/033 ,  H01L21/265 ,  H01L29/66

CPC分类号： H01L21/26506 ,  H01L21/02164 ,  H01L21/02271 ,  H01L21/02321 ,  H01L21/02323 ,  H01L21/0337 ,  H01L21/3065 ,  H01L21/31155 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/66795

摘要： 기판위의유동가능한층에종이공급된다. 유동가능한층의특성은, 유동가능한층에종을주입(implanting)함으로써변경된다. 특성은밀도, 응력, 필름수축, 에칭선택성, 또는이들의임의의조합을포함한다.

摘要翻译： 纸张被提供给能够在基材上流动的层。 通过将物质注入可流动层中来改变可流动层的性质。 这些性质包括密度，应力，膜收缩率，蚀刻选择性或其任何组合。

公开(公告)号：KR1020170046078A

公开(公告)日：2017-04-28

申请号：KR1020160131934

申请日：2016-10-12

申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

发明人： 린지아밍 ,  린웨이켄 ,  장지안시우코 ,  린춘체

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L21/324

CPC分类号： H01L22/26 ,  H01L21/31105 ,  H01L21/31155 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823481 ,  H01L22/12 ,  H01L29/7846 ,  H01L29/785 ,  H01L29/7847 ,  H01L21/324 ,  H01L29/0642 ,  H01L29/4236 ,  H01L29/7843

摘要： 내부에서의평탄화프로세스를위한정지층을지닌반도체구조체와이 반도체구조체의형성방법이개시된다. 상기반도체구조체형성방법은기판에서활성영역들사이에트렌치를형성하는단계; 트렌치를격리층으로충전하는단계; 격리층을원소로도핑하여도핑된격리구역을형성하는단계; 도핑된격리구역을어닐링하는단계; 및어닐링되고도핑된격리구역을평탄화하고, 격리구역의평탄화깊이를측정하는단계를포함한다. 정지층, 유전층및 활성영역의열팽창계수(Cefficients of Thermal Expansion; CTE)는상이하다.

摘要翻译： 公开了一种具有用于其中的平坦化工艺的停止层的半导体结构以及用于形成该半导体结构的方法。 形成半导体结构的方法包括在衬底中的有源区之间形成沟槽; 用隔离层填充沟槽; 用元件掺杂隔离层以形成掺杂隔离区; 退火掺杂隔离区; 并平坦化退火和掺杂的隔离区域并测量隔离区域的平面化深度。 停止层，介质层和有源区的热膨胀摄氏温度（CTE）是不同的。

公开(公告)号：KR1020170040236A

公开(公告)日：2017-04-12

申请号：KR1020177003182

申请日：2015-07-28

申请人： 퀄컴 인코포레이티드

发明人： 파넬리,스티븐에이.

IPC分类号： H01L21/28 ,  H01L29/78 ,  H01L27/12 ,  H01L21/762 ,  H01L21/266 ,  H01L21/311 ,  H01L21/3115 ,  H01L21/84

CPC分类号： H01L27/1203 ,  H01L21/2652 ,  H01L21/266 ,  H01L21/28008 ,  H01L21/28176 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/31155 ,  H01L21/7624 ,  H01L21/84 ,  H01L23/367 ,  H01L29/42384 ,  H01L29/66772 ,  H01L29/7838 ,  H01L29/7843 ,  H01L29/7849 ,  H01L29/78603 ,  H01L29/78648 ,  H01L29/78654

摘要： 반도체온 절연체프로세스상에서자기정렬된피처들을포함하는다양한방법들및 장치들이제공된다. 예시적인방법은반도체온 절연체웨이퍼상에게이트를형성하는단계를포함한다. 반도체온 절연체웨이퍼는디바이스영역, 매립절연체및 기판을포함한다. 예시적인방법은게이트를마스크로서이용하여반도체온 절연체웨이퍼에처리를적용하는단계를더 포함한다. 처리는매립절연체층 내에처리된절연체영역을생성한다. 예시적인방법은또한기판의적어도일부를제거하는단계를포함한다. 예시적인방법은또한기판의해당부분을제거한후, 잔여절연체영역을형성하기위해, 매립절연체로부터처리된절연체영역을선택적으로제거하는단계를포함한다.

摘要翻译： 提供了包括绝缘体上半导体工艺中的自对准特征的各种方法和设备。 示例性方法包括在绝缘体晶片上的半导体上形成栅极。 绝缘体晶片上的半导体包括器件区，埋入式绝缘体和衬底。 示例性方法还包括使用栅极作为掩模将工艺应用于绝缘体晶片上的半导体。 该过程在掩埋绝缘体层内产生经加工的绝缘体区域。 示例性方法还包括去除至少一部分基板。 示例性方法还包括从埋入式绝缘体选择性地移除经处理的绝缘体区域以移除衬底的对应部分，然后形成剩余的绝缘体区域。

公开(公告)号：KR1020160125870A

公开(公告)日：2016-11-01

申请号：KR1020150179147

申请日：2015-12-15

申请人： 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

发明人： 차이천쉬엉 ,  유궈펭 ,  첸케이웨이

IPC分类号： H01L29/78 ,  H01L29/66 ,  H01L21/027

CPC分类号： H01L29/7834 ,  H01L21/2236 ,  H01L21/2254 ,  H01L21/31155 ,  H01L21/324 ,  H01L21/823814 ,  H01L21/823821 ,  H01L27/0924 ,  H01L29/66492 ,  H01L29/66803

摘要： 반도체구조물은, 기판, 제1 반도체핀, 제2 반도체핀, 및제1 저농도도핑된드레인(LDD) 영역을포함한다. 제1 반도체핀은기판상에배치된다. 제1 반도체핀은상부표면및 측벽을갖는다. 제2 반도체핀은기판상에배치된다. 제1 반도체핀과제2 반도체핀은나노스케일간격으로서로떨어져있다. 제1 저농도도핑된드레인(LDD) 영역은적어도제1 반도체핀의상부표면및 측벽에배치된다.

摘要翻译： 半导体结构包括衬底，第一半导体鳍片，第二半导体鳍片和第一轻掺杂漏极（LDD）区域。 第一半导体鳍片设置在基板上。 第一半导体鳍具有顶表面和侧壁。 第二半导体翅片设置在基板上。 第一半导体鳍片和第二半导体鳍片以纳米级距离彼此分离。 第一轻掺杂漏极（LDD）区域至少设置在第一半导体鳍片的顶表面和侧壁中。

公开(公告)号：KR1020160107289A

公开(公告)日：2016-09-13

申请号：KR1020167021890

申请日：2014-12-12

申请人： 어플라이드 머티어리얼스, 인코포레이티드

发明人： 언더우드,브라이언색스턴 ,  말릭,아브히짓바수

IPC分类号： H01L21/02 ,  H01L21/033 ,  H01L21/3115 ,  C23C14/34

CPC分类号： C23C14/3471 ,  C23C14/0605 ,  C23C14/48 ,  H01L21/02115 ,  H01L21/02274 ,  H01L21/02321 ,  H01L21/0234 ,  H01L21/0332 ,  H01L21/31155 ,  H01L21/02631

摘要： 반도체기판상의탄소막을처리하기위한방법들이설명된다. 탄소는에칭저항성을증가시키고하드마스크로서의새로운응용들을가능하게하기위해높은함량의 sp본딩을가질수 있다. 탄소막은처리이전에그리고심지어는처리이후에다이아몬드-유사탄소로지칭될수 있다. 처리의목적은, 에칭저항성을희생시키지않으면서, 퇴적된탄소막의통상적으로높은응력을감소시키는것이다. 처리는국소적인용량성플라즈마로부터형성되는플라즈마배출물들을이용하는이온충격을수반한다. 국소적인플라즈마는불활성가스들, 탄소-및-수소프리커서들및/또는질소함유프리커서들중 하나이상으로부터형성된다.

摘要翻译： 描述了用于处理半导体衬底上的碳膜的方法。 碳可以具有高含量的sp3键合以增加耐蚀刻性，并使新的应用作为硬掩模。 在处理之前和之后，碳膜可以被称为类金刚石碳。 处理的目的是在不牺牲耐蚀刻性的情况下降低沉积碳膜的典型高应力。 该处理涉及使用由局部电容等离子体形成的等离子体流出物进行离子轰击。 局部等离子体由一种或多种惰性气体，碳 - 氢前体和/或含氮前体形成。