歐姆電極及其形成方法,以及發光元件
    3.
    发明专利
    歐姆電極及其形成方法,以及發光元件 失效
    欧姆电极及其形成方法,以及发光组件

    公开(公告)号:TW240342B

    公开(公告)日:1995-02-11

    申请号:TW082108721

    申请日:1993-10-20

    IPC分类号: H01L

    摘要: 本發明之目的是實現一種歐姆電極,對Ⅱ-Ⅵ族化合物半導體具有良好之密性而且接觸電阻係數很低。
    本發明之構造是利用真空蒸法在p型ZnTe層2上形成歐姆電極,該歐姆電極由以Pd膜3作為最下層之金屬多層膜來構成。在歐姆電極形成後,依照需要以100~300℃之溫度進行退火。依照這種方式所形成之歐姆電極作為使用有Ⅱ-Ⅵ族化合物半導體之半導體雷射或發光二極體之p側之歐姆電極。

    简体摘要: 本发明之目的是实现一种欧姆电极,对Ⅱ-Ⅵ族化合物半导体具有良好之密性而且接触电阻系数很低。 本发明之构造是利用真空蒸法在p型ZnTe层2上形成欧姆电极,该欧姆电极由以Pd膜3作为最下层之金属多层膜来构成。在欧姆电极形成后,依照需要以100~300℃之温度进行退火。依照这种方式所形成之欧姆电极作为使用有Ⅱ-Ⅵ族化合物半导体之半导体激光或发光二极管之p侧之欧姆电极。

    膜形成方法及薄膜電晶體的製作方法
    6.
    发明专利
    膜形成方法及薄膜電晶體的製作方法 审中-公开
    膜形成方法及薄膜晶体管的制作方法

    公开(公告)号:TW201703144A

    公开(公告)日:2017-01-16

    申请号:TW105103647

    申请日:2016-02-04

    摘要: 本發明提供一種即便於氧化物半導體膜上直接形成氟化矽氮化膜亦可抑制該氧化物半導體膜的電阻降低的膜形成方法。該膜形成方法包括:表面處理步驟40,準備於基板上具有氧化物半導體膜的物品,使用氧與氫的混合氣體且氫的比例為8%以下(不包括0)的混合氣體來生成電漿,並藉由該電漿對氧化物半導體膜的表面進行處理;成膜步驟42,其後藉由使用含有四氟化矽氣體及氮氣的原料氣體而生成電漿的電漿CVD法,於所述氧化物半導體膜上形成氟化矽氮化膜(SiN:F膜);以及退火步驟44,其後對所述基板及該基板上的膜進行加熱。

    简体摘要: 本发明提供一种即便于氧化物半导体膜上直接形成氟化硅氮化膜亦可抑制该氧化物半导体膜的电阻降低的膜形成方法。该膜形成方法包括:表面处理步骤40,准备于基板上具有氧化物半导体膜的物品,使用氧与氢的混合气体且氢的比例为8%以下(不包括0)的混合气体来生成等离子,并借由该等离子对氧化物半导体膜的表面进行处理;成膜步骤42,其后借由使用含有四氟化硅气体及氮气的原料气体而生成等离子的等离子CVD法,于所述氧化物半导体膜上形成氟化硅氮化膜(SiN:F膜);以及退火步骤44,其后对所述基板及该基板上的膜进行加热。

    –V/ –VI半導體界面製造方法
    9.
    发明专利
    –V/ –VI半導體界面製造方法 失效
    –V/ –VI半导体界面制造方法

    公开(公告)号:TW324864B

    公开(公告)日:1998-01-11

    申请号:TW086101215

    申请日:1997-02-01

    IPC分类号: H01L

    摘要: 一種在II-VI半導體裝置譬如雷射二極體中,可重複地製造具有相對較低疊積缺陷密度之GaAs/ZnSe及其他III-V/II-VI半導體界面之方法。此方法包括提供一種分子束外延(MBE)系統(50,150),其至少包含第III族元素源極(68,170)、第II族元素源極(72,92')、第V族元素源極(70,172)及第VI族元素源極(74,98')。具有欲在其上製造界面之III-V半導體表面之半導體基材12,係被放置在MBE系統(50,150)中。然後,使基材12加熱至適合III-V半導體生長之溫度,並使結晶性III-V半導體緩衝層14在基材之III-V表面上生長。接著調整半導體基材之溫度,至適合II-VI半導體生長之溫度,並藉由交替分子束外延,使結晶性II-VI半導體緩衝層16在III-V緩衝層上生長。操作第II族與第VI族源極,以在使III-V緩衝層曝露至第VI族元素流束之前,使III-V緩衝層曝露至第II族元素流束下。

    简体摘要: 一种在II-VI半导体设备譬如激光二极管中,可重复地制造具有相对较低叠积缺陷密度之GaAs/ZnSe及其他III-V/II-VI半导体界面之方法。此方法包括提供一种分子束外延(MBE)系统(50,150),其至少包含第III族元素源极(68,170)、第II族元素源极(72,92')、第V族元素源极(70,172)及第VI族元素源极(74,98')。具有欲在其上制造界面之III-V半导体表面之半导体基材12,系被放置在MBE系统(50,150)中。然后,使基材12加热至适合III-V半导体生长之温度,并使结晶性III-V半导体缓冲层14在基材之III-V表面上生长。接着调整半导体基材之温度,至适合II-VI半导体生长之温度,并借由交替分子束外延,使结晶性II-VI半导体缓冲层16在III-V缓冲层上生长。操作第II族与第VI族源极,以在使III-V缓冲层曝露至第VI族元素流束之前,使III-V缓冲层曝露至第II族元素流束下。