用於半導體裝置之氧化的方法
    4.
    发明专利
    用於半導體裝置之氧化的方法 审中-公开
    用于半导体设备之氧化的方法

    公开(公告)号:TW201330102A

    公开(公告)日:2013-07-16

    申请号:TW102111448

    申请日:2009-03-13

    IPC分类号: H01L21/316

    摘要: 這裡提供在一半導體基板上製造氧化層之方法。氧化層可形成在一基板上之一完整結構上,或選擇性地形成在一含非金屬層上,而極少量或未氧化一曝露的含金屬層。本文披露的方法可在不同的製程腔室中執行,包括但不限於解耦電漿氧化腔室、快速和/或遠端電漿氧化腔室、和/或電漿浸沒離子佈植腔室。在一些實施例中,一方法可提供一基板,該基板包含一含金屬層和一含非金屬層;和藉由將該基板曝露至一電漿,在該含非金屬層的一曝露表面上形成一氧化層,該電漿是由包括下列氣體的一製程氣體所形成:一含氫氣體、一含氧氣體、及下列至少一者:一補充含氧氣體或一含氮氣體。

    简体摘要: 这里提供在一半导体基板上制造氧化层之方法。氧化层可形成在一基板上之一完整结构上,或选择性地形成在一含非金属层上,而极少量或未氧化一曝露的含金属层。本文披露的方法可在不同的制程腔室中运行,包括但不限于解耦等离子氧化腔室、快速和/或远程等离子氧化腔室、和/或等离子浸没离子布植腔室。在一些实施例中,一方法可提供一基板,该基板包含一含金属层和一含非金属层;和借由将该基板曝露至一等离子,在该含非金属层的一曝露表面上形成一氧化层,该等离子是由包括下列气体的一制程气体所形成:一含氢气体、一含氧气体、及下列至少一者:一补充含氧气体或一含氮气体。

    使用氧氣電漿鈍化之高界電係數堆疊閘極之整體性之維持方法 MAINTAINING INTEGRITY OF A HIGH-K GATE STACK BY PASSIVATION USING AN OXYGEN PLASMA
    5.
    发明专利
    使用氧氣電漿鈍化之高界電係數堆疊閘極之整體性之維持方法 MAINTAINING INTEGRITY OF A HIGH-K GATE STACK BY PASSIVATION USING AN OXYGEN PLASMA 审中-公开
    使用氧气等离子钝化之高界电系数堆栈闸极之整体性之维持方法 MAINTAINING INTEGRITY OF A HIGH-K GATE STACK BY PASSIVATION USING AN OXYGEN PLASMA

    公开(公告)号:TW201126578A

    公开(公告)日:2011-08-01

    申请号:TW099129042

    申请日:2010-08-30

    IPC分类号: H01L

    摘要: 在半導體裝置中,氮化鈦材料的完整性可在形成薄氮化矽基材料後,藉由令材料曝露於氧電漿而增加。氧電漿可導致未由氮化矽基材料適當地覆蓋之任何微小表面部分額外的鈍化。因此,有效清除配方,例如,基於SPM的清除製程,可在額外鈍化後執行,而不會有氮化鈦材料過度的材料損失。以此方式,精密的高介電係數金屬閘極堆疊可基於有效率的清除製程而形成為具有非常薄之保護性襯墊材料,而不會在早期製造階段中不適當地造成顯著的產量損失。

    简体摘要: 在半导体设备中,氮化钛材料的完整性可在形成薄氮化硅基材料后,借由令材料曝露于氧等离子而增加。氧等离子可导致未由氮化硅基材料适当地覆盖之任何微小表面部分额外的钝化。因此,有效清除配方,例如,基于SPM的清除制程,可在额外钝化后运行,而不会有氮化钛材料过度的材料损失。以此方式,精密的高介电系数金属闸极堆栈可基于有效率的清除制程而形成为具有非常薄之保护性衬垫材料,而不会在早期制造阶段中不适当地造成显着的产量损失。

    形成低電阻率貴金屬互連之裝置及方法
    8.
    发明专利
    形成低電阻率貴金屬互連之裝置及方法 审中-公开
    形成低电阻率贵金属互连之设备及方法

    公开(公告)号:TW201807778A

    公开(公告)日:2018-03-01

    申请号:TW106105906

    申请日:2017-02-22

    IPC分类号: H01L21/768 H01L23/52

    摘要: 本發明提供製造積體電路裝置以形成低電阻率互連之裝置及方法。一種方法包括例如:獲得中間半導體互連裝置,該中間半導體互連裝置具有基板、覆蓋層,以及包括一組溝槽及一組通孔的介電矩陣;沿該半導體互連裝置的頂部表面沉積阻擋層;在該阻擋層的頂部表面上方沉積並退火金屬互連材料,其中,該金屬互連材料填充該組溝槽及該組通孔;平坦化該中間半導體互連裝置的頂部表面;暴露該組溝槽與該組通孔之間的該阻擋層的一部分;以及沉積介電覆蓋層。本發明還揭露通過該方法形成的中間裝置。

    简体摘要: 本发明提供制造集成电路设备以形成低电阻率互连之设备及方法。一种方法包括例如:获得中间半导体互连设备,该中间半导体互连设备具有基板、覆盖层,以及包括一组沟槽及一组通孔的介电矩阵;沿该半导体互连设备的顶部表面沉积阻挡层;在该阻挡层的顶部表面上方沉积并退火金属互连材料,其中,该金属互连材料填充该组沟槽及该组通孔;平坦化该中间半导体互连设备的顶部表面;暴露该组沟槽与该组通孔之间的该阻挡层的一部分;以及沉积介电复盖层。本发明还揭露通过该方法形成的中间设备。