利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

35 条记录 (耗时 0.033 秒)

    VERTICAL MEMORY DEVICES AND METHODS OF MANUFACTURING THE SAME
    1.
    发明申请
    VERTICAL MEMORY DEVICES AND METHODS OF MANUFACTURING THE SAME 有权
    垂直存储器件及其制造方法

    公开(公告)号：US20140070300A1

    公开(公告)日：2014-03-13

    申请号：US13724187

    申请日：2012-12-21

    申请人： Kyung-Tae Jang ,  Myoung-Bum Lee ,  Ji-Youn Seo ,  Chang-Won Lee ,  Yong-Chae Jung ,  Woong-Hee Sohn

    发明人： Kyung-Tae Jang ,  Myoung-Bum Lee ,  Ji-Youn Seo ,  Chang-Won Lee ,  Yong-Chae Jung ,  Woong-Hee Sohn

    IPC分类号： H01L29/792 ,  H01L29/66

    CPC分类号： H01L27/11582 ,  H01L27/11565 ,  H01L27/1157 ,  H01L29/66666 ,  H01L29/66833 ,  H01L29/7926

    摘要： A semiconductor device includes a substrate, a plurality of insulating layers vertically stacked on the substrate, a plurality of channels arranged in vertical openings formed through at least some of the plurality of insulating layers, and a plurality of portions alternatingly positioned with the plurality of insulating layers in the vertical direction. At least some of the portions are adjacent corresponding channels of the plurality of channels. Each of the portions includes a conductive barrier pattern formed on an inner wall of the portion, a filling layer pattern positioned in the portion on the conductive barrier pattern, and a gate electrode positioned in a remaining area of the portion not occupied by the conductive barrier or filling layer pattern.

    摘要翻译： 半导体器件包括衬底，垂直堆叠在衬底上的多个绝缘层，多个通道，布置在通过多个绝缘层中的至少一些形成的垂直开口中，以及多个部分交替地与多个绝缘体 层在垂直方向。 这些部分中的至少一些是相邻的多个通道的相应通道。 每个部分包括形成在该部分的内壁上的导电阻挡图案，位于导电阻挡图案上的部分中的填充层图案，以及位于未被导电屏障占据部分的剩余区域中的栅电极 或填充层图案。

    Vertical memory devices and methods of manufacturing the same
    2.
    发明授权
    Vertical memory devices and methods of manufacturing the same 有权
    垂直存储器件及其制造方法

    公开(公告)号：US08916922B2

    公开(公告)日：2014-12-23

    申请号：US13724187

    申请日：2012-12-21

    申请人： Kyung-Tae Jang ,  Myoung-Bum Lee ,  Ji-Youn Seo ,  Chang-Won Lee ,  Yong-Chae Jung ,  Woong-Hee Sohn

    发明人： Kyung-Tae Jang ,  Myoung-Bum Lee ,  Ji-Youn Seo ,  Chang-Won Lee ,  Yong-Chae Jung ,  Woong-Hee Sohn

    IPC分类号： H01L29/792 ,  H01L27/115 ,  H01L29/66

    CPC分类号： H01L27/11582 ,  H01L27/11565 ,  H01L27/1157 ,  H01L29/66666 ,  H01L29/66833 ,  H01L29/7926

    摘要： A semiconductor device includes a substrate, a plurality of insulating layers vertically stacked on the substrate, a plurality of channels arranged in vertical openings formed through at least some of the plurality of insulating layers, and a plurality of portions alternatingly positioned with the plurality of insulating layers in the vertical direction. At least some of the portions are adjacent corresponding channels of the plurality of channels. Each of the portions includes a conductive barrier pattern formed on an inner wall of the portion, a filling layer pattern positioned in the portion on the conductive barrier pattern, and a gate electrode positioned in a remaining area of the portion not occupied by the conductive barrier or filling layer pattern.

    摘要翻译： 半导体器件包括衬底，垂直堆叠在衬底上的多个绝缘层，多个通道，布置在通过多个绝缘层中的至少一些形成的垂直开口中，以及多个部分交替地与多个绝缘体 层在垂直方向。 这些部分中的至少一些是相邻的多个通道的相应通道。 每个部分包括形成在该部分的内壁上的导电阻挡图案，位于导电阻挡图案上的部分中的填充层图案，以及位于未被导电屏障占据部分的剩余区域中的栅电极 或填充层图案。

    Method of forming a gate of a semiconductor device
    3.
    发明申请
    Method of forming a gate of a semiconductor device 有权
    形成半导体器件的栅极的方法

    公开(公告)号：US20060110900A1

    公开(公告)日：2006-05-25

    申请号：US11283121

    申请日：2005-11-18

    申请人： Sun-Pil Youn ,  Chang-Won Lee ,  Woong-Hee Sohn ,  Gil-Heyun Choi ,  Jong-Ryeol Yoo ,  Jang-Hee Lee ,  Jae-Hwa Park ,  Dong-Chan Lim ,  Byung-Hak Lee ,  Hee-Sook Park

    发明人： Sun-Pil Youn ,  Chang-Won Lee ,  Woong-Hee Sohn ,  Gil-Heyun Choi ,  Jong-Ryeol Yoo ,  Jang-Hee Lee ,  Jae-Hwa Park ,  Dong-Chan Lim ,  Byung-Hak Lee ,  Hee-Sook Park

    IPC分类号： H01L21/4763

    CPC分类号： H01L21/28247 ,  H01L21/28044 ,  H01L29/4925

    摘要： In a method for forming a gate in a semiconductor device, a first preliminary gate structure is formed on a substrate. The first preliminary gate structure includes a gate oxide layer, a polysilicon layer pattern and a tungsten layer pattern sequentially stacked on the substrate. A primary oxidation process is performed using oxygen radicals at a first temperature for adjusting a thickness of the gate oxide layer to form a second preliminary gate structure having tungsten oxide. The tungsten oxide is reduced to a tungsten material using a gas containing hydrogen to form a gate structure. The tungsten oxide may not be formed on the gate structure so that generation of the whiskers may be suppressed. Thus, a short between adjacent wirings may not be generated.

    摘要翻译： 在半导体器件中形成栅极的方法中，在衬底上形成第一预栅极结构。 第一预选栅极结构包括依次层叠在基板上的栅极氧化物层，多晶硅层图案和钨层图案。 在第一温度下使用氧自由基进行一次氧化处理，以调节栅极氧化物层的厚度以形成具有氧化钨的第二初步栅极结构。 使用含氢气体将钨氧化物还原成钨材料以形成栅极结构。 在栅极结构上可能不形成氧化钨，从而可以抑制晶须的产生。 因此，可能不会产生相邻布线之间的短路。

    Methods of forming gate structures for semiconductor devices and related structures
    5.
    发明申请
    Methods of forming gate structures for semiconductor devices and related structures 有权
    形成半导体器件和相关结构的栅极结构的方法

    公开(公告)号：US20060081916A1

    公开(公告)日：2006-04-20

    申请号：US11221062

    申请日：2005-09-07

    申请人： Woong-Hee Sohn ,  Chang-Won Lee ,  Sun-Pil Youn ,  Gil-Heyun Choi ,  Byung-Hak Lee ,  Jong-Ryeol Yoo ,  Hee-Sook Park

    发明人： Woong-Hee Sohn ,  Chang-Won Lee ,  Sun-Pil Youn ,  Gil-Heyun Choi ,  Byung-Hak Lee ,  Jong-Ryeol Yoo ,  Hee-Sook Park

    IPC分类号： H01L29/788

    CPC分类号： H01L21/28273 ,  H01L29/42324

    摘要： Methods of forming a semiconductor device may include forming a tunnel oxide layer on a semiconductor substrate, forming a gate structure on the tunnel oxide layer, forming a leakage barrier oxide, and forming an insulating spacer. More particularly, the tunnel oxide layer may be between the gate structure and the substrate, and the gate structure may include a first gate electrode on the tunnel oxide layer, an inter-gate dielectric on the first gate electrode, and a second gate electrode on the inter-gate dielectric with the inter-gate dielectric between the first and second gate electrodes. The leakage barrier oxide may be formed on sidewalls of the second gate electrode. The insulating spacer may be formed on the leakage barrier oxide with the leakage barrier oxide between the insulating spacer and the sidewalls of the second gate electrode. In addition, the insulating spacer and the leakage barrier oxide may include different materials. Related structures are also discussed.

    摘要翻译： 形成半导体器件的方法可以包括在半导体衬底上形成隧道氧化物层，在隧道氧化物层上形成栅极结构，形成漏电阻氧化物，并形成绝缘衬垫。 更具体地，隧道氧化物层可以在栅极结构和衬底之间，并且栅极结构可以包括隧道氧化物层上的第一栅极电极，第一栅电极上的栅极间电介质和第二栅电极 所述栅极间电介质与所述第一和第二栅电极之间的栅极间电介质。 漏电阻氧化物可以形成在第二栅电极的侧壁上。 绝缘间隔物可以在绝缘隔离物和第二栅电极的侧壁之间的泄漏阻挡氧化物形成在漏电阻氧化物上。 此外，绝缘间隔物和漏电阻氧化物可以包括不同的材料。 还讨论了相关结构。

    Methods of fabricating semiconductor devices
    10.
    发明申请
    Methods of fabricating semiconductor devices 审中-公开
    制造半导体器件的方法

    公开(公告)号：US20060068535A1

    公开(公告)日：2006-03-30

    申请号：US11216662

    申请日：2005-08-31

    申请人： Sun-Pil Youn ,  Chang-Won Lee ,  Woong-Hee Sohn ,  Gil-Heyun Choi ,  Jong-Ryeol Yoo ,  Dong-Chan Lim ,  Byung-Hak Lee ,  Hee-Sook Park

    发明人： Sun-Pil Youn ,  Chang-Won Lee ,  Woong-Hee Sohn ,  Gil-Heyun Choi ,  Jong-Ryeol Yoo ,  Dong-Chan Lim ,  Byung-Hak Lee ,  Hee-Sook Park

    IPC分类号： H01L21/8234

    CPC分类号： H01L21/823462 ,  H01L21/823481

    摘要： Methods of forming semiconductor devices are provided. A preliminary gate structure is formed on a semiconductor substrate. The preliminary gate structure includes a gate insulation layer pattern, a polysilicon layer pattern and a conductive layer pattern. A first oxidation process is performed on the preliminary gate structure using an oxygen radical. The first oxidation process is carried out at a first temperature. A second oxidation process is carried out on the oxidized preliminary gate structure to provide a gate structure on the substrate, the second oxidation process being carried out at a second temperature, the second temperature being higher than the first temperature.

    摘要翻译： 提供了形成半导体器件的方法。 在半导体衬底上形成初步栅极结构。 预栅极结构包括栅极绝缘层图案，多晶硅层图案和导电层图案。 使用氧自由基对预选栅极结构进行第一氧化处理。 第一氧化过程在第一温度下进行。 在氧化的预选栅极结构上进行第二氧化工艺以在衬底上提供栅极结构，第二氧化工艺在第二温度下进行，第二温度高于第一温度。