利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

35 条记录 (耗时 0.032 秒)

    GATE STACK FOR HIGH-K/METAL GATE LAST PROCESS
    31.
    发明申请
    GATE STACK FOR HIGH-K/METAL GATE LAST PROCESS 有权
    用于高K /金属门最后工艺的门盖

    公开(公告)号：US20110195549A1

    公开(公告)日：2011-08-11

    申请号：US12702012

    申请日：2010-02-08

    申请人： Harry Hak-Lay Chuang ,  Kong-Beng Thei ,  Chiung-Han Yeh

    发明人： Harry Hak-Lay Chuang ,  Kong-Beng Thei ,  Chiung-Han Yeh

    IPC分类号： H01L21/8238 ,  H01L21/28

    CPC分类号： H01L21/823842 ,  H01L21/28088 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/7833 ,  H01L29/7834

    摘要： A method for fabricating an integrated circuit device is disclosed. An exemplary method includes providing a substrate; forming a high-k dielectric layer over the substrate; forming a first capping layer over the high-k dielectric layer; forming a second capping layer over the first capping layer; forming a dummy gate layer over the second capping layer; performing a patterning process to form a gate stack including the high-k dielectric layer, first and second capping layers, and dummy gate layer; removing the dummy gate layer from the gate stack, thereby forming an opening that exposes the second capping layer; and filling the opening with a first metal layer over the exposed second capping layer and a second metal layer over the first metal layer, wherein the first metal layer is different from the second metal layer and has a work function suitable to the semiconductor device.

    摘要翻译： 公开了一种用于制造集成电路器件的方法。 一种示例性方法包括提供基底; 在衬底上形成高k电介质层; 在所述高k电介质层上形成第一覆盖层; 在所述第一覆盖层上形成第二覆盖层; 在所述第二封盖层上形成虚拟栅极层; 执行图案化处理以形成包括高k电介质层，第一和第二封盖层以及虚拟栅极层的栅极堆叠; 从所述栅极堆叠中去除所述伪栅极层，从而形成暴露所述第二封盖层的开口; 以及在所述暴露的第二覆盖层上方的第一金属层和所述第一金属层上的第二金属层填充所述开口，其中所述第一金属层与所述第二金属层不同，并且具有适合于所述半导体器件的功函数。