公开(公告)号：US20150186320A1

公开(公告)日：2015-07-02

申请号：US14142208

申请日：2013-12-27

申请人： James E. Jaussi ,  Bryan K. Casper ,  Stephen R. Mooney ,  Howard L. Heck ,  Steven Mcgowan

发明人： James E. Jaussi ,  Bryan K. Casper ,  Stephen R. Mooney ,  Howard L. Heck ,  Steven Mcgowan

IPC分类号： G06F13/40

CPC分类号： G06F13/4068

摘要： A computing system can include an electronic device including a controller and a new form factor (NFF) receptacle. The computing system can also include a legacy-compatible adapter coupled to the NFF receptacle to couple the electronic device to a second electronic device. The second electronic device can include a legacy connector. The adapter can include a voltage converter to convert voltage signals between the NFF receptacle of the electronic device and the legacy connector of the second electronic device.

摘要翻译： 计算系统可以包括包括控制器和新形状因子（NFF）插座的电子设备。 计算系统还可以包括耦合到NFF插座的传统兼容适配器，以将电子设备耦合到第二电子设备。 第二电子设备可以包括传统连接器。 适配器可以包括电压转换器，用于将电子设备的NFF插座和第二电子设备的传统连接器之间的电压信号转换。

公开(公告)号：US20140242927A1

公开(公告)日：2014-08-28

申请号：US13995592

申请日：2011-11-11

申请人： Stephen R. Mooney ,  Howard L. Heck ,  James E. Jaussi ,  Bryan K. Casper ,  Debabani Choudhury ,  Frank T. Hady

发明人： Stephen R. Mooney ,  Howard L. Heck ,  James E. Jaussi ,  Bryan K. Casper ,  Debabani Choudhury ,  Frank T. Hady

IPC分类号： H04B1/40

CPC分类号： H04B1/40 ,  G06F13/4068 ,  G06F2213/0042

摘要： Systems and methods of interconnecting devices may include a connector assembly having a substrate, a set of input/output (IO) contacts, an antenna structure and transceiver logic. In one example, the transceiver logic may process one or more IO signals associated with the antenna structure and process one or more IO signals associated with the set of IO contacts.

摘要翻译： 互连设备的系统和方法可以包括具有基板，一组输入/输出（IO）触点，天线结构和收发器逻辑的连接器组件。 在一个示例中，收发器逻辑可以处理与天线结构相关联的一个或多个IO信号并且处理与该组IO触点相关联的一个或多个IO信号。

公开(公告)号：US20140208126A1

公开(公告)日：2014-07-24

申请号：US13995596

申请日：2011-10-28

申请人： Stephen R. Mooney ,  Howard L. Heck ,  James E. Jaussi ,  Bryan K. Casper

发明人： Stephen R. Mooney ,  Howard L. Heck ,  James E. Jaussi ,  Bryan K. Casper

IPC分类号： G06F1/26 ,  G06F13/14

CPC分类号： G06F1/26 ,  G06F1/266 ,  G06F1/3215 ,  G06F1/324 ,  G06F1/3265 ,  G06F1/3278 ,  G06F1/3296 ,  G06F13/14 ,  G09G5/006 ,  G09G5/18 ,  G09G2330/021 ,  Y02D10/126 ,  Y02D10/153 ,  Y02D10/157 ,  Y02D10/172 ,  Y02D50/20

摘要： Systems and methods of interconnecting devices may include an input/output (IO) interface having one or more clock circuits, a power supply coupled to the one or more clock circuits, and logic to receive a rate adjustment command at the IO interface. The logic may also be configured to adjust a data rate of the IO interface in response to the rate adjustment command, and to adjust an output voltage of the power supply in response to the rate adjustment command.

摘要翻译： 互连设备的系统和方法可以包括具有一个或多个时钟电路的输入/输出（IO）接口，耦合到一个或多个时钟电路的电源以及在IO接口处接收速率调整命令的逻辑。 逻辑还可以被配置为响应于速率调整命令来调整IO接口的数据速率，并且响应于速率调整命令来调整电源的输出电压。

公开(公告)号：US08249137B2

公开(公告)日：2012-08-21

申请号：US12139835

申请日：2008-06-16

申请人： James E. Jaussi ,  Bryan K. Casper ,  Stephen R. Mooney

发明人： James E. Jaussi ,  Bryan K. Casper ,  Stephen R. Mooney

IPC分类号： H04B3/46 ,  H04L7/00

CPC分类号： G01R31/31708 ,  H04L7/033

摘要： According to some embodiments, a method and apparatus are provided to generate a sine wave via a jitter modulator to modulate a control voltage of a clock source. The jitter modulator is in-situ on a die. The sine wave is received at a clock and data recovery circuit comprising the clock source. The clock and data recovery circuit is in-situ on the die.

摘要翻译： 根据一些实施例，提供了一种方法和装置，用于经由抖动调制器产生正弦波，以调制时钟源的控制电压。 抖动调制器在芯片上原位置。 在包括时钟源的时钟和数据恢复电路中接收正弦波。 时钟和数据恢复电路就位于芯片上。

公开(公告)号：US07170438B2

公开(公告)日：2007-01-30

申请号：US10937000

申请日：2004-09-08

申请人： James E. Jaussi ,  Bryan K. Casper

发明人： James E. Jaussi ,  Bryan K. Casper

IPC分类号： H03M1/38 ,  H03M1/34 ,  H03K17/16 ,  H03K19/0175

CPC分类号： H04L25/03057 ,  H04L2025/03356 ,  H04L2025/0349

摘要： In one embodiment, a decision feedback equalizer helps mitigate intersymbol interference in a bi-directional signaling environment. In the particular embodiment, the decision feedback equalizer includes a voltage-to-current converter to source a received differential current to first and second node, a latch to provide logic signal when comparing currents sourced to the first and second nodes, a memory unit to store the logic signals, and a mapping circuit to source first and second feedback currents to the first and second nodes. This embodiment further includes a transmitter to transmit data over a transmission line during receiving, and a digital-to-analog converter to provide a differential current to the first and second nodes to substantially cancel that part of the received differential currents contributed by the transmitter. In this embodiment, the mapping circuit may comprise a lookup table to map the stored logic signals into code words, and another digital-to-analog converter to source differential current to the first and second nodes in response to the code words. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，判决反馈均衡器有助于减轻双向信令环境中的符号间干扰。 在特定实施例中，判决反馈均衡器包括电压 - 电流转换器，用于将接收的差分电流输出到第一和第二节点;锁存器，当比较源自第一和第二节点的电流时提供逻辑信号;存储器单元， 存储逻辑信号，以及映射电路，以将第一和第二反馈电流输出到第一和第二节点。 该实施例还包括在接收期间通过传输线传输数据的发射机和数模转换器，以向第一和第二节点提供差分电流，以基本上消除由发射机贡献的所接收差分电流的那部分。 在该实施例中，映射电路可以包括查找表，以将所存储的逻辑信号映射成码字，以及另一个数模转换器，以响应于码字来向第一和第二节点输出差分电流。 描述和要求保护其他实施例。

公开(公告)号：US06825696B2

公开(公告)日：2004-11-30

申请号：US09893184

申请日：2001-06-27

申请人： James E. Jaussi ,  Bryan K. Casper

发明人： James E. Jaussi ,  Bryan K. Casper

IPC分类号： G01R1900

CPC分类号： H03K3/356191 ,  H03K3/35613 ,  H03K5/249

摘要： A comparator unit includes a first amplifier stage and a second amplifier stage. The first amplifier stage includes a differential amplifier having a pair of input nodes for receiving a differential signal and a pair of output nodes, a switch connected across the pair of output nodes, and a non-linear load connected across the pair of output nodes. The second amplifier stage is coupled to the pair of output nodes of the first amplifier stage. In one embodiment the second amplifier stage is a non-linear amplifier. In an alternative embodiment, the differential amplifier is a differential pair. In another alternative embodiment, the differential amplifier is a pair of differential pairs.

摘要翻译： 比较器单元包括第一放大级和第二放大级。 第一放大器级包括差分放大器，其具有用于接收差分信号的一对输入节点和一对输出节点，跨越该对输出节点连接的开关和跨该对输出节点连接的非线性负载。 第二放大器级耦合到第一放大器级的一对输出节点。 在一个实施例中，第二放大器级是非线性放大器。 在替代实施例中，差分放大器是差分对。 在另一替代实施例中，差分放大器是一对差分对。

公开(公告)号：US06686863B1

公开(公告)日：2004-02-03

申请号：US10261521

申请日：2002-09-30

申请人： James E. Jaussi ,  Bryan K. Casper

发明人： James E. Jaussi ,  Bryan K. Casper

IPC分类号： H03M134

CPC分类号： H03M1/08 ,  H03M1/0682 ,  H03M1/363

摘要： According to some embodiments, a circuit includes two voltage dividers, each adapted to receive different ones of two signals, the two signals together representing a data signal, and a comparator to compare a voltage generated by a first of the two voltage dividers with a voltage generated by a second of the two voltage dividers.

摘要翻译： 根据一些实施例，电路包括两个分压器，每个分压器适于接收两个信号中不同的一个信号，两个信号一起表示数据信号;以及比较器，用于将由两个分压器中的第一个产生的电压与电压 由两个分压器中的第二个产生。

公开(公告)号：US06617926B2

公开(公告)日：2003-09-09

申请号：US10328587

申请日：2002-12-23

申请人： Bryan K. Casper ,  James E. Jaussi

发明人： Bryan K. Casper ,  James E. Jaussi

IPC分类号： H03F345

CPC分类号： H03M1/1033 ,  H03F3/45183 ,  H03F3/45672 ,  H03F2203/45371 ,  H03M1/46

摘要： First and second differential transistor pairs, where each may be intentionally unbalanced or balanced, are provided. First and second variable current generators are coupled to control respective tail currents of the first and second differential pairs. A switch circuit is coupled to equalize the voltages of the respective tail current nodes. Applications of the amplifier circuit include sense amplifiers and comparators.

摘要翻译： 提供了第一和第二差分晶体管对，其中每个可以有意地不平衡或平衡。 耦合第一和第二可变电流发生器以控制第一和第二差分对的相应尾电流。 耦合开关电路以均衡各个尾电流节点的电压。 放大器电路的应用包括读出放大器和比较器。

公开(公告)号：US06542098B1

公开(公告)日：2003-04-01

申请号：US09965149

申请日：2001-09-26

申请人： Bryan K. Casper ,  James E. Jaussi

发明人： Bryan K. Casper ,  James E. Jaussi

IPC分类号： H03M166

CPC分类号： H03M1/742

摘要： A low output capacitance, current mode digital-to-analog converter. A low output capacitance is achieved by the use of a current mirror coupled to a plurality of digitally controlled current sources.

摘要翻译： 低输出电容，电流模式数模转换器。 通过使用耦合到多个数字控制的电流源的电流镜来实现低输出电容。

公开(公告)号：US09362684B2

公开(公告)日：2016-06-07

申请号：US13997096

申请日：2011-12-14

申请人： James E. Jaussi ,  Stephen R. Mooney ,  Howard L. Heck ,  Bruce E. Pederson ,  Bryan K. Casper

发明人： James E. Jaussi ,  Stephen R. Mooney ,  Howard L. Heck ,  Bruce E. Pederson ,  Bryan K. Casper

IPC分类号： H01R13/66 ,  H01R12/72 ,  H01R24/62

CPC分类号： H01R24/64 ,  H01R12/721 ,  H01R13/66 ,  H01R13/6658 ,  H01R24/28 ,  H01R24/62 ,  H01R2107/00

摘要： Methods and systems may include an input/output (IO) interface that has an integrated buffer, a housing and a substrate disposed within the housing. The substrate may include a first side, a second side and a connection edge. The integrated buffer can be coupled to at least one of the first side and the second side of the substrate. A plurality of rows of contacts may be coupled to the first side of the substrate. Each row of contacts can be stacked substantially parallel to the connection edge. The substrate may have power outputs coupled thereto and the integrated buffer can include a voltage regulator that has a supply output coupled to the power outputs.

摘要翻译： 方法和系统可以包括具有集成缓冲器的输入/输出（IO）接口，壳体和设置在壳体内的基板。 衬底可以包括第一侧，第二侧和连接边缘。 集成缓冲器可以耦合到衬底的第一侧和第二侧中的至少一个。 多个触点列可以耦合到衬底的第一侧。 每排触点可以基本上平行于连接边缘堆叠。 衬底可以具有耦合到其上的功率输出，并且集成缓冲器可以包括具有耦合到功率输出的电源输出的电压调节器。