利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

73 条记录 (耗时 0.032 秒)

    TERMINATION TECHNIQUES FOR BUS INTERFACES
    54.
    发明申请
    TERMINATION TECHNIQUES FOR BUS INTERFACES 有权
    总线接口终接技术

    公开(公告)号：US20080162962A1

    公开(公告)日：2008-07-03

    申请号：US11618496

    申请日：2006-12-29

    申请人： Blaise Fanning

    发明人： Blaise Fanning

    IPC分类号： G06F1/26

    CPC分类号： G06F1/3253 ,  G06F1/3228 ,  Y02D10/151 ,  Y02D50/20

    摘要： Techniques involving the transfer of signals across interconnection media are disclosed. For instance, an apparatus may include an apparatus having an interconnection medium, a first device that may drive the interconnection medium, and a second device. The second device may include a pull-up resistor that is selectively coupled between the interconnection medium and a power source. For instance, the second device may disconnect a power source from the interconnection medium when the first device is in a power saving operational state. Otherwise, the pull-up resistance is coupled between the power source and the interconnection medium.

    摘要翻译： 公开了涉及通过互连介质传送信号的技术。 例如，设备可以包括具有互连介质的设备，可以驱动互连介质的第一设备和第二设备。 第二装置可以包括上拉电阻器，其被选择性地耦合在互连介质和电源之间。 例如，当第一设备处于节电操作状态时，第二设备可以断开电源与互连介质的连接。 否则，上拉电阻耦合在电源和互连介质之间。

    Isochronous memory access with variable channel priorities and timers
    55.
    发明申请
    Isochronous memory access with variable channel priorities and timers 审中-公开
    具有可变通道优先级和定时器的同步存储器访问

    公开(公告)号：US20080077720A1

    公开(公告)日：2008-03-27

    申请号：US11528025

    申请日：2006-09-27

    申请人： Blaise Fanning

    发明人： Blaise Fanning

    IPC分类号： G06F13/14

    CPC分类号： G06F13/1642

    摘要： A memory controller to arbitrate memory request queues based upon priorities corresponding to the request queues, comprising logic to serve the request queue whose priority is equal to the maximum of the priorities. An embodiment may further comprise a timer corresponding to a request queue, where the priority of the request queue is changed from a low value to a high value if the timer expires while the request queue is not empty. In some embodiments, when the request queue is emptied after its timer has expired, the timer is set, and then started again once a new request enters the empty request queue.

    摘要翻译： 一种存储器控制器，用于基于对应于所述请求队列的优先级来仲裁存储器请求队列，包括用于服务优先级等于所述优先级的最大值的所述请求队列的逻辑。 实施例还可以包括对应于请求队列的定时器，其中如果定时器在请求队列不为空时到期，则请求队列的优先级从低值改变为高值。 在一些实施例中，当请求队列在其定时器到期之后被清空时，定时器被置位，然后一旦新的请求进入空的请求队列就再次启动。

    Dedicated cache memory
    57.
    发明申请
    Dedicated cache memory 有权
    专用高速缓存

    公开(公告)号：US20050144393A1

    公开(公告)日：2005-06-30

    申请号：US10750148

    申请日：2003-12-31

    申请人： Blaise Fanning

    发明人： Blaise Fanning

    IPC分类号： G06F12/08 ,  G06F12/00

    CPC分类号： G06F12/0842

    摘要： A method and apparatus for a dedicated cache memory are described. Under an embodiment of the invention, a cache memory includes a general-purpose sector and a dedicated sector. The general-purpose sector is to be used for general computer operations. The dedicated sector is to be dedicated to use for a first computer process.

    摘要翻译： 描述专用高速缓冲存储器的方法和装置。 在本发明的一个实施例中，高速缓存存储器包括通用扇区和专用扇区。 通用部门将用于通用计算机操作。 专门的部门将专门用于第一个计算机进程。

    Arbitration of asynchronous and isochronous requests
    58.
    发明申请
    Arbitration of asynchronous and isochronous requests 审中-公开
    异步和等时请求的仲裁

    公开(公告)号：US20050138251A1

    公开(公告)日：2005-06-23

    申请号：US10740738

    申请日：2003-12-18

    申请人： Blaise Fanning

    发明人： Blaise Fanning

    IPC分类号： G06F13/00 ,  G06F13/16

    CPC分类号： G06F13/161

    摘要： Machine-readable media, methods, and apparatus are described to arbitrate between asynchronous requests and isochronous requests. In one embodiment, an arbiter defines a service period comprising an asynchronous portion followed by an isochronous portion. During the asynchronous portion, the arbiter first services asynchronous requests and then services isochronous requests if no asynchronous requests are available. In response to servicing an isochronous request during the asynchronous portion, the arbiter lengthens the asynchronous portion and shortens the isochronous portion for the current service period. During the isochronous portion, the arbiter services isochronous requests and does not service asynchronous requests.

    摘要翻译： 描述了机器可读介质，方法和装置以在异步请求和等时请求之间进行仲裁。 在一个实施例中，仲裁器定义包括异步部分的后续的同步部分的服务周期。 在异步部分期间，仲裁器首先服务异步请求，然后在没有异步请求可用的情况下服务同步请求。 响应于在异步部分期间服务等时请求，仲裁器延长异步部分并缩短当前服务周期的同步部分。 在同步部分期间，仲裁器服务同步请求并且不服务异步请求。

    RAM disk using non-volatile random access memory
    59.
    发明授权
    RAM disk using non-volatile random access memory 有权
    RAM磁盘使用非易失性随机存取存储器

    公开(公告)号：US09535827B2

    公开(公告)日：2017-01-03

    申请号：US13993344

    申请日：2011-12-29

    申请人： James B. Crossland ,  Toby Opferman ,  Blaise Fanning

    发明人： James B. Crossland ,  Toby Opferman ,  Blaise Fanning

    IPC分类号： G06F12/02 ,  G06F12/08 ,  G11C13/00

    CPC分类号： G06F12/0638 ,  G06F12/023 ,  G06F12/0238 ,  G06F12/0866 ,  G06F2212/202 ,  G06F2212/2024 ,  G06F2212/205 ,  G11C7/1072 ,  G11C13/0004 ,  G11C14/0036 ,  G11C14/0045

    摘要： A method and system are disclosed. In one embodiment the method includes allocating several memory locations within a phase change memory and switch (PCMS) memory to be utilized as a Random Access Memory (RAM) Disk. The RAM Disk is created for use by a software application running in a computer system. The method also includes mapping at least a portion of the allocated amount of PCMS memory to the software application address space. Finally, the method also grants the software application direct access to at least a portion of the allocated amount of the PCMS memory.

    摘要翻译： 公开了一种方法和系统。 在一个实施例中，该方法包括在相变存储器和交换机（PCMS）存储器内分配若干存储器位置，以用作随机存取存储器（RAM）盘。 RAM磁盘被创建供在计算机系统中运行的软件应用程序使用。 该方法还包括将分配的PCMS存储器的至少一部分映射到软件应用地址空间。 最后，该方法还允许软件应用直接访问PCMS存储器的分配量的至少一部分。

    OPTIMIZED WRITE ALLOCATION FOR TWO-LEVEL MEMORY
    60.
    发明申请
    OPTIMIZED WRITE ALLOCATION FOR TWO-LEVEL MEMORY 审中-公开
    两级记忆的优化写入分配

    公开(公告)号：US20150178203A1

    公开(公告)日：2015-06-25

    申请号：US14140256

    申请日：2013-12-24

    申请人： Marc Torrant ,  Jorge E. Parra ,  Blaise Fanning ,  Joydeep Ray

    发明人： Marc Torrant ,  Jorge E. Parra ,  Blaise Fanning ,  Joydeep Ray

    IPC分类号： G06F12/08

    CPC分类号： G06F12/0811 ,  G06F12/123

    摘要： Systems and methods for write allocation by a two-level memory controller. An example processing system comprises: a processing core; a memory controller communicatively coupled to the processing core; and a system memory communicatively coupled to the memory controller, the system memory comprising a first level memory and a second level memory; wherein the memory controller is configured, responsive to determining that a memory block referenced by a memory write request is not present in the first level memory, to allocate a new first level memory block without retrieving the memory block referenced by the request from the second level memory, wherein the memory write request is represented by an overwrite type memory write request.

    摘要翻译： 由两级内存控制器进行写入分配的系统和方法。 一个示例处理系统包括：处理核心; 通信地耦合到所述处理核心的存储器控​​制器; 以及系统存储器，其通信地耦合到所述存储器控制器，所述系统存储器包括第一级存储器和第二级存储器; 其中，所述存储器控制器被配置为响应于确定由所述存储器写请求引用的存储器块不存在于所述第一级存储器中，以分配新的第一级存储器块而不从所述第二级检索由所述请求引用的所述存储器块 存储器，其中存储器写入请求由覆盖型存储器写入请求表示。