公开(公告)号：US06903984B1

公开(公告)日：2005-06-07

申请号：US10748222

申请日：2003-12-31

申请人： Stephen Tang ,  Ali Keshavarzi ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad Khellah ,  Yibin Ye ,  Vivek De

发明人： Stephen Tang ,  Ali Keshavarzi ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad Khellah ,  Yibin Ye ,  Vivek De

IPC分类号： G11C11/404 ,  G11C11/408 ,  H01L27/108 ,  H01L29/78 ,  G11C7/00

CPC分类号： H01L27/108 ,  G11C11/404 ,  G11C11/4085 ,  H01L29/7841

摘要： A DRAM memory cell uses a single transistor to perform the data storage and switching functions of a conventional cell. The transistor has a floating channel body which stores a potential that corresponds to one of two digital data values. The transistor further includes a gate connected to a first word line, a drain connected to a second word line, and a source connected to a bit line. By setting the word and bit lines to specific voltage states, the channel body stores a digital one potential as a result of impact ionization and a digital zero value as a result of forward bias of body-to-source junction.

摘要翻译： DRAM存储单元使用单个晶体管来执行常规单元的数据存储和切换功能。 晶体管具有浮置通道体，其存储对应于两个数字数据值之一的电位。 晶体管还包括连接到第一字线的栅极，连接到第二字线的漏极和连接到位线的源极。 通过将单词和位线设置为特定的电压状态，通道体由于碰撞电离而存储数字一个电位，并且由于体对源结的正向偏置而存储数字零值。

公开(公告)号：US20060267093A1

公开(公告)日：2006-11-30

申请号：US11429490

申请日：2006-05-04

申请人： Stephen Tang ,  Ali Keshavarzi ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad Khellah ,  Yibin Ye ,  Shih-Lien Lu ,  Brian Doyle ,  Suman Datta ,  Vivek De

发明人： Stephen Tang ,  Ali Keshavarzi ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad Khellah ,  Yibin Ye ,  Shih-Lien Lu ,  Brian Doyle ,  Suman Datta ,  Vivek De

IPC分类号： H01L27/12

CPC分类号： H01L29/785 ,  H01L27/108 ,  H01L27/10802 ,  H01L27/10826 ,  H01L27/10876 ,  H01L27/10879 ,  H01L29/66795 ,  H01L29/7841

摘要： A floating-body dynamic random access memory device may include a semiconductor body having a top surface and laterally opposite sidewalls formed on a substrate. A gate dielectric layer may be formed on the top surface of the semiconductor body and on the laterally opposite sidewalls of the semiconductor body. A gate electrode may be formed on the gate dielectric on the top surface of the semiconductor body and adjacent to the gate dielectric on the laterally opposite sidewalls of the semiconductor body. The gate electrode may only partially deplete a region of the semiconductor body, and the partially depleted region may be used as a storage node for logic states.

公开(公告)号：US20060187706A1

公开(公告)日：2006-08-24

申请号：US11008666

申请日：2005-02-22

申请人： Stephen Tang ,  Ali Keshavarzi ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad Khellah ,  Yibin Ye ,  Shih-Lien Lu ,  Vivek De

发明人： Stephen Tang ,  Ali Keshavarzi ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad Khellah ,  Yibin Ye ,  Shih-Lien Lu ,  Vivek De

IPC分类号： G11C11/34

CPC分类号： G11C11/405 ,  H01L21/84 ,  H01L27/108 ,  H01L27/10802 ,  H01L27/10844 ,  H01L27/1203 ,  H01L29/7841

摘要： A dynamic random access memory includes a cell having a circuit between a floating-body transistor and a bit line. Activation of the circuit is controlled to provide isolation between the floating body and bit-line voltage both during write operations and during times when the cell is unselected. The added isolation improves performance, for example, by reducing the need for gate-to-body coupling and the magnitude of voltage swings between the bit lines.

摘要翻译： 动态随机存取存储器包括具有浮体晶体管和位线之间的电路的单元。 控制电路的激活以在写入操作期间和在单元未被选择的时间期间在浮体和位线电压之间提供隔离。 增加的隔离可以提高性能，例如，通过减少门到体耦合的需要和位线之间的电压摆幅的大小。

公开(公告)号：US20060098482A1

公开(公告)日：2006-05-11

申请号：US11289621

申请日：2005-11-30

申请人： Stephen Tang ,  Ali Keshavarzi ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad Khellah ,  Yibin Ye ,  Shih-Lien Lu ,  Vivek De

发明人： Stephen Tang ,  Ali Keshavarzi ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad Khellah ,  Yibin Ye ,  Shih-Lien Lu ,  Vivek De

IPC分类号： G11C11/34

CPC分类号： H01L27/108 ,  G11C11/404

摘要： Embodiments relate to a Floating Body Dynamic Random Access Memory (FBDRAM). The FBDRAM utilizes a purge line to reset a FBDRAM cell, prior to writing data to the FBDRAM cell.

公开(公告)号：US20050146921A1

公开(公告)日：2005-07-07

申请号：US10749734

申请日：2003-12-30

申请人： Yibin Ye ,  Dinesh Somasekhar ,  Muhammad Khellah ,  Fabrice Paillet ,  Stephen Tang ,  Ali Keshavarzi ,  Shih-Lien Lu ,  Vivek De

发明人： Yibin Ye ,  Dinesh Somasekhar ,  Muhammad Khellah ,  Fabrice Paillet ,  Stephen Tang ,  Ali Keshavarzi ,  Shih-Lien Lu ,  Vivek De

IPC分类号： G11C11/24 ,  G11C11/405

CPC分类号： G11C11/405

摘要： A two-transistor DRAM cell includes an NMOS device and a PMOS device coupled to the NMOS device.

摘要翻译： 双晶体管DRAM单元包括耦合到NMOS器件的NMOS器件和PMOS器件。

公开(公告)号：US20050145935A1

公开(公告)日：2005-07-07

申请号：US10750566

申请日：2003-12-31

申请人： Ali Keshavarzi ,  Stephen Tang ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad Khellah ,  Yibin Ye ,  Shih-Lien Lu ,  Vivek De

发明人： Ali Keshavarzi ,  Stephen Tang ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad Khellah ,  Yibin Ye ,  Shih-Lien Lu ,  Vivek De

IPC分类号： G11C11/404 ,  H01L21/8239 ,  H01L27/02 ,  H01L27/105 ,  H01L27/108 ,  H01L29/76

CPC分类号： G11C11/404 ,  G11C2211/4016 ,  H01L27/0207 ,  H01L27/0214 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/108

摘要： Some embodiments provide a memory cell comprising a body region doped with charge carriers of a first type, a source region disposed in the body region and doped with charge carriers of a second type, and a drain region disposed in the body region and doped with charge carriers of the second type. According to some embodiments, the body region, the source region, and the drain region are oriented in a first direction, the body region and the source region form a first junction, and the body region and the drain region form a second junction. Moreover, a conductivity of the first junction from the body region to the source region in a case that the first junction is unbiased is substantially less than a conductivity of the second junction from the body region to the drain region in a case that the second junction is unbiased. Some embodiments further include a transistor oriented in a second direction, wherein the second direction is not parallel to the first direction.

摘要翻译： 一些实施例提供一种存储单元，其包括掺杂有第一类型的电荷载体的体区，设置在体区中的源极区，并掺杂有第二类型的电荷载流子，以及设置在体区中的掺杂电荷 第二种载体。 根据一些实施例，身体区域，源区域和漏极区域在第一方向上定向，身体区域和源区域形成第一结，并且体区域和漏区域形成第二结。 此外，在第一结无偏置的情况下，从体区到源极区的第一结的导电率基本上小于从体区到漏区的第二结的导电率，在第二结 是不偏不倚的 一些实施例还包括在第二方向上取向的晶体管，其中第二方向不平行于第一方向。

公开(公告)号：US20050105342A1

公开(公告)日：2005-05-19

申请号：US10716755

申请日：2003-11-19

申请人： Stephen Tang ,  Ali Keshavarzi ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad Khellah ,  Yibin Ye ,  Shih-Lien Lu ,  Vivek De

发明人： Stephen Tang ,  Ali Keshavarzi ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Muhammad Khellah ,  Yibin Ye ,  Shih-Lien Lu ,  Vivek De

IPC分类号： G11C5/00 ,  G11C7/00 ,  G11C11/404 ,  G11C11/4076 ,  G11C11/408 ,  G11C11/4094

CPC分类号： G11C11/4094 ,  G11C11/404 ,  G11C11/4076 ,  G11C11/4085

摘要： A row of floating-body single transistor memory cells is written to in two phases.

摘要翻译： 一行浮体单晶体管存储单元分两个阶段写入。

公开(公告)号：US07602257B2

公开(公告)日：2009-10-13

申请号：US11641006

申请日：2006-12-19

申请人： Gerhard Schrom ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Peter Hazucha ,  Sung Tae Moon ,  Tanay Karnik

发明人： Gerhard Schrom ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Peter Hazucha ,  Sung Tae Moon ,  Tanay Karnik

IPC分类号： H03B27/00

CPC分类号： H03K5/151 ,  H03K3/0315 ,  H03K5/133 ,  H03K7/08 ,  H03K2005/00058 ,  H04L25/4902

摘要： A signal generating circuit is provided. The signal generating circuit may include a plurality of delay circuits coupled to provide a plurality of control signals, a weighted-sum circuit to receive the plurality of control signals and to provide an output analog signal, and a comparator circuit to compare the output analog signal with a voltage and to provide a pulse width modulated (PWM) signal based on the comparison.

摘要翻译： 提供信号发生电路。 信号发生电路可以包括耦合以提供多个控制信号的多个延迟电路，用于接收多个控制信号并提供输出模拟信号的加权和电路，以及比较器电路，用于比较输出模拟信号 并提供基于比较的脉宽调制（PWM）信号。

公开(公告)号：US20080143407A1

公开(公告)日：2008-06-19

申请号：US11641006

申请日：2006-12-19

申请人： Gerhard Schrom ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Peter Hazucha ,  Sung Tae Moon ,  Tanay Karnik

发明人： Gerhard Schrom ,  Dinesh Somasekhar ,  Fabrice Paillet ,  Peter Hazucha ,  Sung Tae Moon ,  Tanay Karnik

IPC分类号： H03K7/08

CPC分类号： H03K5/151 ,  H03K3/0315 ,  H03K5/133 ,  H03K7/08 ,  H03K2005/00058 ,  H04L25/4902

摘要： Embodiments of a signal generating circuit are generally described herein. Other embodiments may be described and claimed.

摘要翻译： 本文一般地描述信号发生电路的实施例。 可以描述和要求保护其他实施例。

公开(公告)号：US07528619B2

公开(公告)日：2009-05-05

申请号：US11172250

申请日：2005-06-30

申请人： Fabrice Paillet ,  Tanay Karnik ,  Jianping Xu ,  Vivek K. De

发明人： Fabrice Paillet ,  Tanay Karnik ,  Jianping Xu ,  Vivek K. De

IPC分类号： G01R31/00 ,  G01R19/00

CPC分类号： H03K19/00346

摘要： A voltage droop detector captures the very high-frequency noise on the power grid of a load, such as a microprocessor. The droop detector includes twin circuits, one of which receives the voltage from the power grid of the load, the other of which receives a filtered voltage. A 0th droop, as well as 1st droops, 2nd droops, and so on, are captured and stored for subsequent analysis. The circuits sample the voltages frequently enough to ensure that all droop events are captured. Other embodiments are described and claimed.

摘要翻译： 电压下降检测器捕获诸如微处理器的负载的电网上的非常高频噪声。 下垂检测器包括双电路，其中一个接收来自负载的电网的电压，另一个接收经滤波的电压。 第0次下垂以及第1次下垂，第2次下垂等，被捕获并存储以供后续分析。 电路频繁地对电压进行采样，以确保捕获所有下垂事件。 描述和要求保护其他实施例。