公开(公告)号：US20050144398A1

公开(公告)日：2005-06-30

申请号：US10747145

申请日：2003-12-30

申请人： Per Hammarlund ,  Hermann Gartler

发明人： Per Hammarlund ,  Hermann Gartler

IPC分类号： G06F9/38 ,  G06F12/00 ,  G06F12/08

CPC分类号： G06F9/383 ,  G06F9/3834 ,  G06F12/0804 ,  G06F12/0831 ,  Y02D10/13

摘要： Embodiments of the present invention relate to cache coherency. In an embodiment of the invention, a cache includes one or more cache lines. A store pipeline may retrieve a tag associated with one of the cache lines. The data associated with the cache line may not retrieved and the cache line may be updated if, based on the tag, the cache line is determined to be in a modified or exclusive state.

摘要翻译： 本发明的实施例涉及高速缓存一致性。 在本发明的实施例中，高速缓存包括一个或多个高速缓存行。 存储流水线可以检索与一个缓存行相关联的标签。 如果基于标签将高速缓存行确定为处于修改或排除状态，则可能无法检索与高速缓存行相关联的数据，并且可以更新高速缓存行。

公开(公告)号：US20050055541A1

公开(公告)日：2005-03-10

申请号：US10658072

申请日：2003-09-08

申请人： Tor Aamodt ,  Hong Wang ,  Per Hammarlund ,  John Shen ,  Steve Liao ,  Perry Wang

发明人： Tor Aamodt ,  Hong Wang ,  Per Hammarlund ,  John Shen ,  Steve Liao ,  Perry Wang

IPC分类号： G06F9/30 ,  G06F9/38

CPC分类号： G06F9/3842 ,  G06F9/30101 ,  G06F9/3802 ,  G06F9/383 ,  G06F9/3836 ,  G06F9/384 ,  G06F9/3851 ,  G06F9/3857 ,  G06F9/3859

摘要： Embodiments of an apparatus, system and method enhance the efficiency of processor resource utilization during instruction prefetching via one or more speculative threads. Renamer logic and a map table are utilized to perform filtering of instructions in a speculative thread instruction stream. The map table includes a yes-a-thing bit to indicate whether the associated physical register's content reflects the value that would be computed by the main thread. A thread progress beacon table is utilized to track relative progress of a main thread and a speculative helper thread. Based upon information in the thread progress beacon table, the main thread may effect termination of a helper thread that is not likely to provide a performance benefit for the main thread.

摘要翻译： 装置，系统和方法的实施例通过一个或多个推测性线程增强在指令预取期间处理器资源利用的效率。 利用重命名逻辑和映射表来对推测性线程指令流中的指令进行滤波。 映射表包括一个肯定事件位，用于指示相关联的物理寄存器的内容是否反映由主线程计算的值。 线程进度信标表用于跟踪主线程和推测式辅助线程的相对进度。 基于线程进度信标表中的信息，主线程可能会影响不太可能为主线程提供性能优势的辅助线程的终止。

公开(公告)号：US06711669B2

公开(公告)日：2004-03-23

申请号：US10339571

申请日：2003-01-10

申请人： Alan B. Kyker ,  Per Hammarlund ,  Chan Lee ,  Robert F. Krick ,  Hitesh Ahuja ,  William Alexander ,  Joseph Rohlman

发明人： Alan B. Kyker ,  Per Hammarlund ,  Chan Lee ,  Robert F. Krick ,  Hitesh Ahuja ,  William Alexander ,  Joseph Rohlman

IPC分类号： G06F900

CPC分类号： G06F9/30178 ,  G06F9/30156 ,  G06F9/3016 ,  G06F9/30167

摘要： An article comprising an instruction stored on a storage medium. The instruction includes opcode field storing an opcode signal and an operand field storing an operand signal. The operand is compressed prior to being stored in the operand field.

摘要翻译： 一种包含存储在存储介质上的指令的物品。 该指令包括存储操作码信号的操作码字段和存储操作数信号的操作数字段。 操作数在存储在操作数字段之前被压缩。

公开(公告)号：US06338132B1

公开(公告)日：2002-01-08

申请号：US09223299

申请日：1998-12-30

申请人： Alan B. Kyker ,  Per Hammarlund ,  Chan Lee ,  Robert F. Krick ,  Hitesh Ahuja ,  William Alexander ,  Joseph Rohlman

发明人： Alan B. Kyker ,  Per Hammarlund ,  Chan Lee ,  Robert F. Krick ,  Hitesh Ahuja ,  William Alexander ,  Joseph Rohlman

IPC分类号： G06F900

CPC分类号： G06F9/30178 ,  G06F9/30156 ,  G06F9/3016 ,  G06F9/30167

摘要： An article comprising an instruction stored on a storage medium. The instruction includes opcode field storing an opcode signal and an operand field storing an operand signal. The operand is compressed prior to being stored in the operand field.

摘要翻译： 一种包含存储在存储介质上的指令的物品。 该指令包括存储操作码信号的操作码字段和存储操作数信号的操作数字段。 操作数在存储在操作数字段之前被压缩。

公开(公告)号：US20160019067A1

公开(公告)日：2016-01-21

申请号：US14866875

申请日：2015-09-26

申请人： Hong Wang ,  John P. Shen ,  Edward T. Grochowski ,  Richard A. Hankins ,  Gautham N. Chinya ,  Bryant E. Bigbee ,  Shivnandan D. Kaushik ,  Xiang Chris Zou ,  Per Hammarlund ,  Scott Dion Rodgers ,  Xinmin Tian ,  Anil Aggawal ,  Prashant Sethi ,  Baiju V. Patel ,  James P Held

发明人： Hong Wang ,  John P. Shen ,  Edward T. Grochowski ,  Richard A. Hankins ,  Gautham N. Chinya ,  Bryant E. Bigbee ,  Shivnandan D. Kaushik ,  Xiang Chris Zou ,  Per Hammarlund ,  Scott Dion Rodgers ,  Xinmin Tian ,  Anil Aggawal ,  Prashant Sethi ,  Baiju V. Patel ,  James P Held

IPC分类号： G06F9/38 ,  G06F9/30

CPC分类号： G06F9/3867 ,  G06F9/30003 ,  G06F9/30043 ,  G06F9/3005 ,  G06F9/3009 ,  G06F9/30145 ,  G06F9/3017 ,  G06F9/30174 ,  G06F9/3851 ,  G06F9/4843 ,  G06F9/4881

摘要： In an embodiment, a method is provided. The method includes managing user-level threads on a first instruction sequencer in response to executing user-level instructions on a second instruction sequencer that is under control of an application level program. A first user-level thread is run on the second instruction sequencer and contains one or more user level instructions. A first user level instruction has at least 1) a field that makes reference to one or more instruction sequencers or 2) implicitly references with a pointer to code that specifically addresses one or more instruction sequencers when the code is executed.

公开(公告)号：US20140258757A1

公开(公告)日：2014-09-11

申请号：US14286536

申请日：2014-05-23

申请人： Ethan Schuchman ,  Hong Wang ,  Chris Weaver ,  Belliappa M. Kuttanna ,  Asit Mallick ,  Vivek K. De ,  Per Hammarlund

发明人： Ethan Schuchman ,  Hong Wang ,  Chris Weaver ,  Belliappa M. Kuttanna ,  Asit Mallick ,  Vivek K. De ,  Per Hammarlund

IPC分类号： G06F1/32

CPC分类号： G06F9/30083 ,  G06F1/3203 ,  G06F1/3234 ,  G06F1/3237 ,  G06F1/324 ,  G06F1/3246 ,  G06F1/3265 ,  G06F1/3268 ,  G06F1/3296 ,  G06F9/30043 ,  G06F9/30105 ,  G06F9/3012 ,  G06F9/3013 ,  G06F9/461 ,  Y02D10/126 ,  Y02D10/128 ,  Y02D10/153 ,  Y02D10/154 ,  Y02D10/172 ,  Y02D50/20

摘要： Methods and apparatuses for reducing power consumption of processor switch operations are disclosed. One or more embodiments may comprise specifying a subset of registers or state storage elements to be involved in a register or state storage operation, performing the register or state storage operation, and performing a switch operation. The embodiments may minimize the number of registers or state storage elements involved with the standby operation by specifying only the subset of registers or state storage elements, which may involve considerably fewer than the total number of registers or state storage or elements of the processor. The switch operation may be switch from one mode to another, such as a transition to or from a sleep mode, a context switch, or the execution of various types of instructions.

摘要翻译： 公开了用于降低处理器开关操作功耗的方法和装置。 一个或多个实施例可以包括指定要参与寄存器或状态存储操作的寄存器或状态存储元件的子集，执行寄存器或状态存储操作，以及执行开关操作。 这些实施例可以通过仅指定寄存器或状态存储元件的子集来最小化与备用操作相关的寄存器或状态存储元件的数量，其可能涉及明显少于处理器的寄存器或状态存储器或元件的总数量。 切换操作可以从一种模式切换到另一种模式，例如转换到睡眠模式，上下文切换或各种类型的指令的执行。

公开(公告)号：US20110264866A1

公开(公告)日：2011-10-27

申请号：US13175928

申请日：2011-07-04

申请人： Quinn A. Jacobson ,  Anne Weinberger Bracy ,  Hong Wang ,  John P. Shen ,  Per Hammarlund ,  Matthew C. Merten ,  Suresh Srinivas ,  Kshitij A. Doshi ,  Gautham N. Chinya ,  Bratin Saba ,  Ali-Reza Adl-Tabatabai ,  Gad S. Sheaffer

发明人： Quinn A. Jacobson ,  Anne Weinberger Bracy ,  Hong Wang ,  John P. Shen ,  Per Hammarlund ,  Matthew C. Merten ,  Suresh Srinivas ,  Kshitij A. Doshi ,  Gautham N. Chinya ,  Bratin Saba ,  Ali-Reza Adl-Tabatabai ,  Gad S. Sheaffer

IPC分类号： G06F12/08

CPC分类号： G06F12/0815 ,  G06F11/3471 ,  G06F11/3648 ,  G06F12/0804 ,  G06F12/0817 ,  G06F12/0831 ,  G06F12/0842 ,  G06F12/145 ,  G06F2201/865

摘要： A technique for using memory attributes to relay information to a program or other agent. More particularly, embodiments of the invention relate to using memory attribute bits to check various memory properties in an efficient manner.

摘要翻译： 使用存储器属性将信息中继到程序或其他代理的技术。 更具体地，本发明的实施例涉及使用存储器属性位以有效的方式检查各种存储器特性。

公开(公告)号：US20110087867A1

公开(公告)日：2011-04-14

申请号：US12970040

申请日：2010-12-16

申请人： Quinn A. Jacobson ,  Hong Wang ,  John Shen ,  Gautham N. Chinya ,  Per Hammarlund ,  Xiang Zou ,  Bryant Bigbee ,  Shivnandan D. Kaushik

发明人： Quinn A. Jacobson ,  Hong Wang ,  John Shen ,  Gautham N. Chinya ,  Per Hammarlund ,  Xiang Zou ,  Bryant Bigbee ,  Shivnandan D. Kaushik

IPC分类号： G06F9/44

CPC分类号： G06F9/526 ,  G06F9/30087 ,  G06F9/30101 ,  G06F9/3834 ,  G06F9/3842 ,  G06F9/3851 ,  G06F9/3861

摘要： A processor may include an address monitor table and an atomic update table to support speculative threading. The processor may also include one or more registers to maintain state associated with execution of speculative threads. The processor may support one or more of the following primitives: an instruction to write to a register of the state, an instruction to trigger the committing of buffered memory updates, an instruction to read the a status register of the state, and/or an instruction to clear one of the state bits associated with trap/exception/interrupt handling. Other embodiments are also described and claimed.

摘要翻译： 处理器可以包括地址监视器表和原子更新表以支持推测性线程。 处理器还可以包括一个或多个寄存器以维持与推测线程的执行相关联的状态。 处理器可以支持以下一个或多个原语：写入状态寄存器的指令，触发提交缓冲存储器更新的指令，读取状态状态寄存器的指令和/或 指令清除与陷阱/异常/中断处理相关联的状态位之一。 还描述和要求保护其他实施例。

公开(公告)号：US20110035555A1

公开(公告)日：2011-02-10

申请号：US12909774

申请日：2010-10-21

申请人： Hong Wang ,  Perry H. Wang ,  Jeffery A. Brown ,  Per Hammarlund ,  George Z. Chrysos ,  Doron Orenstein ,  Steve Shih-wei Liao ,  John P. Shen

发明人： Hong Wang ,  Perry H. Wang ,  Jeffery A. Brown ,  Per Hammarlund ,  George Z. Chrysos ,  Doron Orenstein ,  Steve Shih-wei Liao ,  John P. Shen

IPC分类号： G06F12/08 ,  G06F9/44 ,  G06F12/00 ,  G06F9/312

CPC分类号： G06F9/3842 ,  G06F9/383 ,  G06F9/3851 ,  G06F12/0862

摘要： Apparatus, system and methods are provided for performing speculative data prefetching in a chip multiprocessor (CMP). Data is prefetched by a helper thread that runs on one core of the CMP while a main program runs concurrently on another core of the CMP. Data prefetched by the helper thread is provided to the helper core. For one embodiment, the data prefetched by the helper thread is pushed to the main core. It may or may not be provided to the helper core as well. A push of prefetched data to the main core may occur during a broadcast of the data to all cores of an affinity group. For at least one other embodiment, the data prefetched by a helper thread is provided, upon request from the main core, to the main core from the helper core's local cache.

摘要翻译： 提供了用于在芯片多处理器（CMP）中执行推测性数据预取的装置，系统和方法。 数据由在CMP的一个核心上运行的辅助线程预取，而主程序在CMP的另一个核心上同时运行。 由辅助线程预取的数据被提供给辅助核心。 对于一个实施例，由辅助线程预取的数据被推送到主核心。 它也可以也可以不被提供给辅助核心。 在将数据广播到亲和组的所有核心的过程中，可能会将预取数据推送到主核心。 对于至少另一个实施例，根据主核心的请求，从辅助核心的本地高速缓存提供由辅助线程预取的数据到主核心。

公开(公告)号：US07523465B2

公开(公告)日：2009-04-21

申请号：US10422528

申请日：2003-04-24

申请人： Tor M. Aamodt ,  Hong Wang ,  John Shen ,  Per Hammarlund

发明人： Tor M. Aamodt ,  Hong Wang ,  John Shen ,  Per Hammarlund

IPC分类号： G06F3/00 ,  G06F9/44 ,  G06F9/46 ,  G06F13/00

CPC分类号： G06F9/4843 ,  G06F8/433 ,  G06F9/3009 ,  G06F9/3808 ,  G06F9/3832 ,  G06F9/3842 ,  G06F9/3851

摘要： Methods and an apparatus for generating a speculative helper thread for cache prefetch are disclosed. The disclosed techniques select spawn-target pairs based on profile data and a series of calculations. Helper threads are then generated to launch at the selected spawn points in order to prefetch software instructions (or data) for a single-threaded software application. The generated helper threads are then attached to the single-threaded software application to create a multi-threaded software application.

摘要翻译： 公开了用于生成用于高速缓存预取的推测式辅助线程的方法和装置。 所公开的技术基于轮廓数据和一系列计算来选择产卵目标对。 然后生成辅助线程以在所选择的生成点上启动，以便为单线程软件应用程序预取软件指令（或数据）。 生成的助手线程然后连接到单线程软件应用程序以创建多线程软件应用程序。