公开(公告)号：US08456006B2

公开(公告)日：2013-06-04

申请号：US13174841

申请日：2011-07-01

申请人： Chih-Chao Yang ,  Thomas M. Shaw ,  Keith Kwong Hon Wong ,  Haining S. Yang

发明人： Chih-Chao Yang ,  Thomas M. Shaw ,  Keith Kwong Hon Wong ,  Haining S. Yang

IPC分类号： H01L21/00

CPC分类号： H01L21/76841 ,  H01L21/7682 ,  H01L21/76831 ,  H01L23/481 ,  H01L23/5222 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L23/53271 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： The present invention provides an interconnect structure (of the single or dual damascene type) and a method of forming the same, in which a dense (i.e., non-porous) dielectric spacer is present on the sidewalls of a dielectric material. More specifically, the inventive structure includes a dielectric material having a conductive material embedded within at least one opening in the dielectric material, wherein the conductive material is laterally spaced apart from the dielectric material by a diffusion barrier, a dense dielectric spacer and, optionally, an air gap. The presence of the dense dielectric spacer results in a hybrid interconnect structure that has improved reliability and performance as compared with existing prior art interconnect structures which do not include such dense dielectric spacers. Moreover, the inventive hybrid interconnect structure provides for better process control which leads to the potential for high volume manufacturing.

摘要翻译： 本发明提供了一种互连结构（单镶嵌型或双镶嵌型）及其形成方法，其中在电介质材料的侧壁上存在致密的（即非多孔的）电介质间隔物。 更具体地，本发明的结构包括介电材料，其具有嵌入介电材料中的至少一个开口中的导电材料，其中导电材料通过扩散阻挡层，致密电介质间隔物和任选地， 气隙。 与现有技术的不包括这种致密电介质间隔物的互连结构相比，密集电介质间隔物的存在导致混合互连结构具有改进的可靠性和性能。 此外，本发明的混合互连结构提供了更好的过程控制，这导致了大批量制造的潜力。

公开(公告)号：US08129842B2

公开(公告)日：2012-03-06

申请号：US12355896

申请日：2009-01-19

申请人： Chih-Chao Yang ,  Mukta Ghate Farooq ,  Keith Kwong Hon Wong ,  Haining Yang

发明人： Chih-Chao Yang ,  Mukta Ghate Farooq ,  Keith Kwong Hon Wong ,  Haining Yang

IPC分类号： H01L23/522

CPC分类号： H01L23/53238 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76883 ,  H01L21/76885 ,  H01L23/53223 ,  H01L23/53266 ,  H01L2924/0002 ,  H01L2924/00

摘要： The present invention provides a semiconductor interconnect structure with improved mechanical strength at the capping layer/dielectric layer/diffusion barrier interface. The interconnect structure has Cu diffusion barrier material embedded in the Cu capping material. The barrier can be either partially embedded in the cap layer or completely embedded in the capping layer.

摘要翻译： 本发明提供了一种在封盖层/电介质层/扩散阻挡界面处具有改进的机械强度的半导体互连结构。 互连结构具有嵌入Cu封盖材料中的Cu扩散阻挡材料。 阻挡层可以部分地嵌入盖层中或完全嵌入封盖层中。

公开(公告)号：US07951714B2

公开(公告)日：2011-05-31

申请号：US12706108

申请日：2010-02-16

申请人： Daniel C. Edelstein ,  Keith Kwong Hon Wong ,  Chih-Chao Yang ,  Haining S. Yang

发明人： Daniel C. Edelstein ,  Keith Kwong Hon Wong ,  Chih-Chao Yang ,  Haining S. Yang

IPC分类号： H01L21/44

CPC分类号： C25D5/02 ,  Y10T428/24331 ,  Y10T428/24917

摘要： Disclosed are embodiments of an improved high aspect ratio electroplated metal structure (e.g., a copper or copper alloy interconnect, such as a back end of the line (BEOL) or middle of the line (MOL) contact) in which the electroplated metal fill material is free from seams and/or voids. Also, disclosed are embodiments of a method of forming such an electroplated metal structure by lining a high aspect ratio opening (e.g., a high aspect ratio via or trench) with a metal-plating seed layer and, then, forming a protective layer over the portion of the metal-plating seed layer adjacent to the opening sidewalls so that subsequent electroplating occurs only from the bottom surface of the opening up.

摘要翻译： 公开了改进的高宽比电镀金属结构（例如，铜或铜合金互连，例如线的后端（BEOL）或线的中间（MOL）接触）的实施例，其中电镀金属填充材料 没有接缝和/或空隙。 此外，公开了通过用金属电镀种子层衬里高纵横比开口（例如，高纵横比通孔或沟槽）形成这种电镀金属结构的方法的实施例，然后在其上形成保护层 金属电镀种子层的一部分与开口侧壁相邻，使得随后的电镀仅从开口的底表面发生。

公开(公告)号：US07923712B2

公开(公告)日：2011-04-12

申请号：US12492618

申请日：2009-06-26

申请人： John Christopher Arnold ,  Lawrence Alfred Clevenger ,  Timothy Joseph Dalton ,  Michael Christopher Gaidis ,  Louis L. Hsu ,  Carl John Radens ,  Keith Kwong Hon Wong ,  Chih-Chao Yang

发明人： John Christopher Arnold ,  Lawrence Alfred Clevenger ,  Timothy Joseph Dalton ,  Michael Christopher Gaidis ,  Louis L. Hsu ,  Carl John Radens ,  Keith Kwong Hon Wong ,  Chih-Chao Yang

IPC分类号： H01L29/02

CPC分类号： H01L45/1675 ,  H01L45/06 ,  H01L45/122 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144

摘要： A PCM cell structure comprises a first electrode, a phase change element, and a second electrode, wherein the phase change element is inserted in between the first electrode and the second electrode and only the peripheral edge of the first electrode contacts the phase change element thereby reducing the contact area between the phase change element and the first electrode and thereby increasing the current density through the phase change element and effectively inducing the phase change at lower levels of current and reduced programming power.

摘要翻译： PCM单元结构包括第一电极，相变元件和第二电极，其中相变元件插入在第一电极和第二电极之间，并且仅第一电极的周边边缘与相变元件接触， 减少相变元件与第一电极之间的接触面积，从而增加通过相变元件的电流密度，并有效地在较低的电流电平和降低的编程功率下引起相变。

公开(公告)号：US07576003B2

公开(公告)日：2009-08-18

申请号：US11564314

申请日：2006-11-29

申请人： Chih-Chao Yang ,  Haining Yang ,  Keith Kwong Hon Wong

发明人： Chih-Chao Yang ,  Haining Yang ,  Keith Kwong Hon Wong

IPC分类号： H01L21/768

CPC分类号： H01L21/76829 ,  H01L21/76834 ,  Y10S438/927

摘要： A high tensile stress capping layer on Cu interconnects in order to reduce Cu transport and atomic voiding at the Cu/dielectric interface. The high tensile dielectric film is formed by depositing multiple layers of a thin dielectric material, each layer being under approximately 50 angstroms in thickness. Each dielectric layer is plasma treated prior to depositing each succeeding dielectric layer such that the dielectric cap has an internal tensile stress.

摘要翻译： Cu互连上的高拉伸应力覆盖层，以减少Cu /介电界面处的铜迁移和原子排空。 高拉伸电介质膜通过沉积多层薄的电介质材料形成，每个层的厚度在约50埃以下。 每个电介质层在沉积每个后续介电层之前进行等离子体处理，使得电介质盖具有内部拉伸应力。

公开(公告)号：US07473979B2

公开(公告)日：2009-01-06

申请号：US11443394

申请日：2006-05-30

申请人： Lawrence Clevenger ,  Timothy Joseph Dalton ,  Louis Hsu ,  Carl Radens ,  Vidhya Ramachandran ,  Keith Kwong Hon Wong ,  Chih-Chao Yang

发明人： Lawrence Clevenger ,  Timothy Joseph Dalton ,  Louis Hsu ,  Carl Radens ,  Vidhya Ramachandran ,  Keith Kwong Hon Wong ,  Chih-Chao Yang

IPC分类号： H01L29/92

CPC分类号： H01L21/84 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5223 ,  H01L27/1203 ,  H01L2924/0002 ,  Y10S438/957 ,  H01L2924/00

摘要： Methods are provided for fabricating semiconductor IC (integrated circuit) chips having high-Q on-chip capacitors formed on the chip back-side and connected to integrated circuits on the chip front-side using through-wafer interconnects. In one aspect, a semiconductor device includes a semiconductor substrate having a front side, a back side, and a buried insulating layer interposed between the front and back sides of the substrate. An integrated circuit is formed on the front side of the semiconductor substrate, an integrated capacitor is formed on the back side of the semiconductor substrate, and an interconnection structure is formed through the buried insulating layer to connect the integrated capacitor to the integrated circuit.

摘要翻译： 提供了用于制造半导体IC（集成电路）芯片的半导体IC（集成电路）芯片，其具有形成在芯片背面的高Q片上电容器，并使用晶片间互连连接到芯片正面的集成电路。 在一个方面，半导体器件包括一个半导体衬底，该半导体衬底具有介于衬底的正面和背面之间的正面，背面和掩埋绝缘层。 在半导体基板的正面形成有集成电路，在半导体基板的背面形成有集成电容器，通过埋入绝缘层形成互连结构，将集成电容器与集成电路连接起来。

公开(公告)号：US20080284019A1

公开(公告)日：2008-11-20

申请号：US12128713

申请日：2008-05-29

申请人： Chih-Chao Yang ,  Shom Ponoth ,  David Rath ,  Keith Kwong Hon Wong

发明人： Chih-Chao Yang ,  Shom Ponoth ,  David Rath ,  Keith Kwong Hon Wong

IPC分类号： H01L21/768 ,  H01L23/532

CPC分类号： H01L21/76843 ,  H01L21/76865 ,  H01L21/76868 ,  H01L21/76873 ,  H01L2221/1089

摘要： A conductor-dielectric interconnect structure is fabricated by providing a structure comprising a dielectric layer having a patterned feature therein; depositing a plating seed layer on the dielectric layer in the patterned feature; depositing a sacrificial seed layer on the plating seed layer in the via; reducing the thickness of the sacrificial seed layer by reverse plating; and plating a conductive metal on the sacrificial seed layer in the patterned feature. Also provided is a dielectric layer having a via therein; a plating seed layer on the dielectric layer in the patterned feature; and a discontinuous sacrificial seed layer located in the patterned feature.

摘要翻译： 通过提供包括其中具有图案化特征的电介质层的结构来制造导体 - 电介质互连结构; 在所述图案化特征中的所述电介质层上沉积电镀种子层; 在通孔的电镀种子层上沉积牺牲种子层; 通过反向电镀减少牺牲种子层的厚度; 以及在所述图案化特征中的所述牺牲种子层上镀覆导电金属。 还提供了其中具有通孔的电介质层; 图案化特征中的电介质层上的电镀种子层; 以及位于图案化特征中的不连续牺牲种子层。

公开(公告)号：US07442614B1

公开(公告)日：2008-10-28

申请号：US12052807

申请日：2008-03-21

申请人： Thomas Dyer ,  Jack A. Mandelman ,  Keith Kwong Hon Wong ,  Chih-Chao Yang ,  Haining Sam Yang

发明人： Thomas Dyer ,  Jack A. Mandelman ,  Keith Kwong Hon Wong ,  Chih-Chao Yang ,  Haining Sam Yang

IPC分类号： H01L21/336

CPC分类号： H01L21/26506 ,  H01L21/2658 ,  H01L21/26586 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/66772 ,  H01L29/7835 ,  H01L29/78618

摘要： Methods of fabricating silicon on insulator devices having the body-tied-to-source are described. In an embodiment, a method of forming a transistor device comprises: providing a semiconductor topography comprising a gate conductor spaced above a semiconductor layer by a gate dielectric, dielectric sidewall spacers adjacent to sidewalls of the gate conductor, and source and drain junctions laterally spaced apart by a body region in the semiconductor layer; and implanting metallic species in a bottom region of the semiconductor layer to form a conductive implant region to electrically connect the source junction to the body region.

摘要翻译： 描述了具有身体绑定到源的绝缘体上的硅的制造方法。 在一个实施例中，一种形成晶体管器件的方法包括：提供包括通过栅极电介质在半导体层之上间隔开的栅极导体的半导体形貌，与栅极导体的侧壁相邻的电介质侧壁间隔和横向间隔开的源极和漏极结 通过半导体层中的体区; 以及将所述金属物质植入所述半导体层的底部区域中以形成导电注入区域，以将所述源极结电连接到所述身体区域。

公开(公告)号：US20080237867A1

公开(公告)日：2008-10-02

申请号：US11692227

申请日：2007-03-28

申请人： Keith Kwong Hon Wong ,  Chih-Chao Yang ,  Haining S. Yang

发明人： Keith Kwong Hon Wong ,  Chih-Chao Yang ,  Haining S. Yang

IPC分类号： H01L23/52 ,  H01L21/4763

CPC分类号： H01L21/76802 ,  H01L21/28518 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/823418 ,  H01L21/823475 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor structure and methods of making the same. The semiconductor structure includes a substrate having a suicide region disposed above a doped region, and a metal contact extending through the silicide region and being in direct contact with the doped region.

摘要翻译： 半导体结构及其制作方法。 半导体结构包括具有设置在掺杂区域上方的硅化物区域的衬底和延伸穿过硅化物区域并与掺杂区域直接接触的金属接触。

公开(公告)号：US20080230906A1

公开(公告)日：2008-09-25

申请号：US11689723

申请日：2007-03-22

申请人： Keith Kwong Hon Wong ,  Chih-Chao Yang ,  Haining S. Yang

发明人： Keith Kwong Hon Wong ,  Chih-Chao Yang ,  Haining S. Yang

IPC分类号： H01L23/52 ,  H01L21/44

CPC分类号： H01L23/485 ,  H01L21/76802 ,  H01L21/76829 ,  H01L21/76831 ,  H01L2924/0002 ,  H01L2924/00

摘要： A contact structure and method of forming same are disclosed. The contact structure may include a metal body surrounded by a dielectric spacer, the metal body and the dielectric spacer positioned within an interlevel dielectric layer, wherein the metal body is electrically coupled to a silicide region below a lowermost portion of the metal body.

摘要翻译： 公开了一种接触结构及其形成方法。 接触结构可以包括由电介质隔离物包围的金属体，金属体和位于层间电介质层内的电介质间隔物，其中金属体电耦合到金属体的最下部分的硅化物区域。