公开(公告)号：US08932962B2

公开(公告)日：2015-01-13

申请号：US13442040

申请日：2012-04-09

申请人： Weibo Yu ,  Kuo Bin Huang ,  Chao-Cheng Chen ,  Syun-Ming Jang

发明人： Weibo Yu ,  Kuo Bin Huang ,  Chao-Cheng Chen ,  Syun-Ming Jang

IPC分类号： H01L21/302

CPC分类号： H01L21/6708 ,  H01L21/30608 ,  H01L21/31111 ,  H01L21/67109 ,  H01L22/12 ,  H01L22/20

摘要： A method and apparatus for dispensing a liquid etchant onto a wafer dispenses the liquid etchant onto a wafer using a scanning dispensing nozzle while controlling the dispensing temperature of the etchant in real time as a function of the radial position of the dispensing nozzle over the wafer. The dispensing temperature of the etchant is controlled to enhance the effectiveness of the etchant and thus compensate for the lower etching rate zones in the wafer.

摘要翻译： 用于将液体蚀刻剂分配到晶片上的方法和设备使用扫描分配喷嘴将液体蚀刻剂分配到晶片上，同时根据分配喷嘴在晶片上的径向位置实时控制蚀刻剂的分配温度。 控制蚀刻剂的分配温度以提高蚀刻剂的有效性，从而补偿晶片中较低的蚀刻速率区域。

公开(公告)号：US08609484B2

公开(公告)日：2013-12-17

申请号：US12617004

申请日：2009-11-12

申请人： Lee-Wee Tao ,  Han-Guan Chew ,  Harry Hak-Lay Chuang ,  Syun-Ming Jang

发明人： Lee-Wee Tao ,  Han-Guan Chew ,  Harry Hak-Lay Chuang ,  Syun-Ming Jang

IPC分类号： H01L29/00

CPC分类号： H01L29/7845 ,  H01L21/28518 ,  H01L21/3215 ,  H01L21/823807 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66507 ,  H01L29/66545

摘要： The present disclosure provides a method of fabricating a semiconductor device that includes providing a semiconductor substrate, forming a metal gate on the substrate, the metal gate having a first gate resistance, removing a portion of the metal gate thereby forming a trench; and forming a conductive structure within the trench such that a second gate resistance of the conductive structure and remaining portion of the metal gate is lower than the first gate resistance.

摘要翻译： 本公开提供一种制造半导体器件的方法，该半导体器件包括提供半导体衬底，在衬底上形成金属栅极，具有第一栅极电阻的金属栅极，去除金属栅极的一部分从而形成沟槽; 以及在所述沟槽内形成导电结构，使得所述导电结构的第二栅极电阻和所述金属栅极的剩余部分低于所述第一栅极电阻。

公开(公告)号：US20130157462A1

公开(公告)日：2013-06-20

申请号：US13328680

申请日：2011-12-16

申请人： Chia Ying Lee ,  Chih-Yuan Ting ,  Jyu-Horng Shieh ,  Minghsing Tsai ,  Syun-Ming Jang

发明人： Chia Ying Lee ,  Chih-Yuan Ting ,  Jyu-Horng Shieh ,  Minghsing Tsai ,  Syun-Ming Jang

IPC分类号： H01L21/28 ,  H01L21/302

CPC分类号： H01L21/3086 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31144 ,  H01L21/32

摘要： The present disclosure provides a method including providing a semiconductor substrate and forming a first layer and a second layer on the semiconductor substrate. The first layer is patterned to provide a first element, a second element, and a space interposing the first and second elements. Spacer elements are then formed on the sidewalls on the first and second elements of the first layer. Subsequently, the second layer is etched using the spacer elements and the first and second elements as a masking element.

公开(公告)号：US08330275B2

公开(公告)日：2012-12-11

申请号：US13290811

申请日：2011-11-07

申请人： Hui-Lin Chang ,  Hung Chun Tsai ,  Yung-Cheng Lu ,  Syun-Ming Jang

发明人： Hui-Lin Chang ,  Hung Chun Tsai ,  Yung-Cheng Lu ,  Syun-Ming Jang

IPC分类号： H01L23/52

CPC分类号： H01L23/53238 ,  H01L21/28556 ,  H01L21/32053 ,  H01L21/76802 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76867 ,  H01L21/76871 ,  H01L21/76877 ,  H01L21/76883 ,  H01L21/76886 ,  H01L21/76889 ,  H01L23/528 ,  H01L23/53233 ,  H01L2924/0002 ,  H01L2924/00

摘要： A cap layer for a copper interconnect structure formed in a first dielectric layer is provided. In an embodiment, a conductive layer is located within a dielectric layer and a top surface of the conductive layer has either a recess, a convex surface, or is planar. An alloy layer overlies the conductive layer and is a silicide alloy having a first material from the conductive layer and a second material of germanium, arsenic, tungsten, or gallium.

摘要翻译： 提供了形成在第一介电层中的铜互连结构的盖层。 在一个实施例中，导电层位于电介质层内，并且导电层的顶表面具有凹陷，凸面或平面。 合金层覆盖在导电层上，并且是具有来自导电层的第一材料和锗，砷，钨或镓的第二材料的硅化物合金。

公开(公告)号：US20120292767A1

公开(公告)日：2012-11-22

申请号：US13561826

申请日：2012-07-30

申请人： Hsien-Ming Lee ,  Minghsing Tsai ,  Syun-Ming Jang

发明人： Hsien-Ming Lee ,  Minghsing Tsai ,  Syun-Ming Jang

IPC分类号： H01L21/768 ,  H01L23/535

CPC分类号： H01L21/76856 ,  H01L21/76846 ,  H01L21/76849 ,  H01L21/76873

摘要： A method for fabricating an integrated circuit structure and the resulting integrated circuit structure are provided. The method includes forming a low-k dielectric layer; form an opening in the low-k dielectric layer; forming a barrier layer covering a bottom and sidewalls of the low-k dielectric layer; performing a treatment to the barrier layer in an environment comprising a treatment gas; and filling the opening with a conductive material, wherein the conductive material is on the barrier layer.

摘要翻译： 提供一种用于制造集成电路结构的方法和所得到的集成电路结构。 该方法包括形成低k电介质层; 在低k电介质层中形成开口; 形成覆盖所述低k电介质层的底部和侧壁的阻挡层; 在包括处理气体的环境中对阻挡层进行处理; 并用导电材料填充开口，其中导电材料在阻挡层上。

公开(公告)号：US08255843B2

公开(公告)日：2012-08-28

申请号：US12870365

申请日：2010-08-27

申请人： Yun-Hsiu Chen ,  Syun-Ming Jang ,  Pang-Yen Tsai

发明人： Yun-Hsiu Chen ,  Syun-Ming Jang ,  Pang-Yen Tsai

IPC分类号： G06F17/50

CPC分类号： H01L21/823807 ,  H01L21/823814 ,  H01L27/0207 ,  H01L29/7848

摘要： A method for fabricating a strained-silicon semiconductor device to ameliorate undesirable variation in selectively grown epitaxial film thickness. The layout or component configuration for the proposed semiconductor device is evaluated to determine areas of relatively light or dense population in order to determine whether local-loading-effect defects are likely to occur. If a possibility of such defects occurring exists, a dummy pattern of epitaxial structures may be indicated. If so, the dummy pattern appropriate to the proposed layout is created, incorporated into the mask design, and then implemented on the substrate along with the originally-proposed component configuration.

摘要翻译： 一种用于制造应变硅半导体器件以改善选择性生长的外延膜厚度的不期望的变化的方法。 评估所提出的半导体器件的布局或组件配置以确定相对较轻或密集的群体的区域，以便确定是否可能发生局部加载效应的缺陷。 如果存在这种缺陷的可能性，则可以指示外延结构的虚拟图案。 如果是这样，则创建适合于所提出的布局的虚拟图案，并入到掩模设计中，然后与原始提出的部件配置一起在基板上实现。

公开(公告)号：US20110027991A1

公开(公告)日：2011-02-03

申请号：US12902877

申请日：2010-10-12

申请人： Hui-Lin Chang ,  Hung Chun Tsai ,  Yung-Cheng Lu ,  Syun-Ming Jang

发明人： Hui-Lin Chang ,  Hung Chun Tsai ,  Yung-Cheng Lu ,  Syun-Ming Jang

IPC分类号： H01L21/443

CPC分类号： H01L23/53238 ,  H01L21/28556 ,  H01L21/32053 ,  H01L21/76802 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76867 ,  H01L21/76871 ,  H01L21/76877 ,  H01L21/76883 ,  H01L21/76886 ,  H01L21/76889 ,  H01L23/528 ,  H01L23/53233 ,  H01L2924/0002 ,  H01L2924/00

摘要： A cap layer for a copper interconnect structure formed in a first dielectric layer is provided. In an embodiment, the cap layer may be formed by an in-situ deposition process in which a process gas comprising germanium, arsenic, tungsten, or gallium is introduced, thereby forming a copper-metal cap layer. In another embodiment, a copper-metal silicide cap is provided. In this embodiment, silane is introduced before, during, or after a process gas is introduced, the process gas comprising germanium, arsenic, tungsten, or gallium. Thereafter, an optional etch stop layer may be formed, and a second dielectric layer may be formed over the etch stop layer or the first dielectric layer.

摘要翻译： 提供了形成在第一介电层中的铜互连结构的盖层。 在一个实施例中，盖层可以通过原位沉积工艺形成，其中引入包含锗，砷，钨或镓的工艺气体，从而形成铜 - 金属帽层。 在另一个实施例中，提供铜 - 金属硅化物帽。 在该实施方案中，在引入工艺气体之前，期间或之后引入硅烷，该工艺气体包括锗，砷，钨或镓。 此后，可以形成可选的蚀刻停止层，并且可以在蚀刻停止层或第一介电层上方形成第二介电层。

公开(公告)号：US20090152722A1

公开(公告)日：2009-06-18

申请号：US11959274

申请日：2007-12-18

申请人： Hui-Lin Chang ,  Yung-Cheng Lu ,  Syun-Ming Jang

发明人： Hui-Lin Chang ,  Yung-Cheng Lu ,  Syun-Ming Jang

IPC分类号： H01L23/532 ,  H01L21/4763

CPC分类号： H01L21/76843 ,  H01L21/76849 ,  H01L21/76867 ,  H01L21/76873 ,  H01L21/76883 ,  H01L21/76886 ,  H01L23/53233 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of forming an integrated circuit structure, the method includes providing a semiconductor substrate; forming a dielectric layer over the semiconductor substrate; forming an opening in the dielectric layer; forming a seed layer in the opening; forming a copper line on the seed layer, wherein at least one of the seed layer and the copper line comprises an alloying material; and forming an etch stop layer on the copper line.

摘要翻译： 一种形成集成电路结构的方法，所述方法包括提供半导体衬底; 在所述半导体衬底上形成介电层; 在介电层中形成开口; 在开口中形成种子层; 在种子层上形成铜线，其中籽晶层和铜线中的至少一个包括合金材料; 并在铜线上形成蚀刻停止层。

公开(公告)号：US07456093B2

公开(公告)日：2008-11-25

申请号：US10884719

申请日：2004-07-03

申请人： Pi-Tsung Chen ,  Keng-Chu Lin ,  Hui-Lin Chang ,  Lih-Ping Li ,  Tien-I Bao ,  Yung-Cheng Lu ,  Syun-Ming Jang

发明人： Pi-Tsung Chen ,  Keng-Chu Lin ,  Hui-Lin Chang ,  Lih-Ping Li ,  Tien-I Bao ,  Yung-Cheng Lu ,  Syun-Ming Jang

IPC分类号： H01L21/4763 ,  H01L21/44

CPC分类号： H01L23/53295 ,  H01L21/76801 ,  H01L21/76802 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76835 ,  H01L23/3135 ,  H01L23/3192 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device with improved resistance to delamination and method for forming the same the method including providing a semiconductor wafer comprising a metallization layer with an uppermost etch stop layer; forming at least one adhesion promoting layer on the etch stop layer; and, forming an inter-metal dielectric (IMD) layer on the at least one adhesion promoting layer.

摘要翻译： 具有改进的分层耐受性的半导体器件及其形成方法包括提供包含具有最上蚀刻停止层的金属化层的半导体晶片的方法; 在所述蚀刻停止层上形成至少一个附着促进层; 以及在所述至少一个附着促进层上形成金属间电介质（IMD）层。

公开(公告)号：US07429769B2

公开(公告)日：2008-09-30

申请号：US11255389

申请日：2005-10-21

申请人： Carlos H. Diaz ,  Yi-Ming Sheu ,  Syun-Ming Jang ,  Hun-Jan Tao ,  Fu-Liang Yang

发明人： Carlos H. Diaz ,  Yi-Ming Sheu ,  Syun-Ming Jang ,  Hun-Jan Tao ,  Fu-Liang Yang

IPC分类号： H01L29/78

CPC分类号： H01L29/66772 ,  H01L29/66545 ,  H01L29/66621 ,  H01L29/78621 ,  H01L29/78654

摘要： A method for forming a field effect transistor device employs a self-aligned etching of a semiconductor substrate to form a recessed channel region in conjunction with a pair of raised source/drain regions. The method also provides for forming and thermally annealing the pair of source/drain regions prior to forming a pair of lightly doped extension regions within the field effect transistor device. In accord with the foregoing features, the field effect transistor device is fabricated with enhanced performance.

摘要翻译： 用于形成场效应晶体管器件的方法采用半导体衬底的自对准蚀刻以与一对凸起的源极/漏极区域结合形成凹陷沟道区域。 该方法还提供了在场效应晶体管器件内形成一对轻掺杂的延伸区域之前，对成对的源/漏区进行形成和热退火。 根据上述特征，以增强的性能制造场效应晶体管器件。