公开(公告)号：US20130193569A1

公开(公告)日：2013-08-01

申请号：US13362871

申请日：2012-01-31

申请人： Licheng Marshal Han ,  Christopher Daniel Manack ,  Michael Andrew Serafin

发明人： Licheng Marshal Han ,  Christopher Daniel Manack ,  Michael Andrew Serafin

IPC分类号： H01L21/768 ,  H01L23/485

CPC分类号： H01L23/525 ,  H01L23/3171 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L2224/02311 ,  H01L2224/0239 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/03903 ,  H01L2224/03914 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05166 ,  H01L2224/05184 ,  H01L2224/05569 ,  H01L2224/05573 ,  H01L2224/05582 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/05666 ,  H01L2224/05684 ,  H01L2224/13024 ,  H01L2224/131 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/81191 ,  H01L2924/00014 ,  H01L2924/35121 ,  H01L2924/01029 ,  H01L2924/014 ,  H01L2224/05552

摘要： Integrated circuit dies and methods of fabricating the dies are disclosed. An embodiment of a method includes providing a die having a redistribution layer fabricated thereon. The redistribution layer has a surface located thereon that is free of any seed layers. An under bump metal layer is fabricated directly to the surface.

摘要翻译： 公开了集成电路管芯和制造模具的方法。 一种方法的实施例包括提供其上制造的再分布层的管芯。 再分配层具有位于其上的表面，其没有任何种子层。 底部凸块金属层直接制造到表面。

公开(公告)号：US20120211884A1

公开(公告)日：2012-08-23

申请号：US13033064

申请日：2011-02-23

申请人： Frank Stepniak ,  Christopher Daniel Manack ,  Licheng M. Han

发明人： Frank Stepniak ,  Christopher Daniel Manack ,  Licheng M. Han

IPC分类号： H01L23/485 ,  H01L21/441

CPC分类号： H01L23/3114 ,  H01L23/3192 ,  H01L23/525 ,  H01L23/53238 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L2224/02313 ,  H01L2224/02331 ,  H01L2224/0343 ,  H01L2224/0361 ,  H01L2224/0391 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05124 ,  H01L2224/05155 ,  H01L2224/05548 ,  H01L2224/05559 ,  H01L2224/05567 ,  H01L2224/05571 ,  H01L2224/05572 ,  H01L2224/05647 ,  H01L2224/05664 ,  H01L2224/11334 ,  H01L2224/13022 ,  H01L2224/13023 ,  H01L2224/131 ,  H01L2224/13111 ,  H01L2224/13144 ,  H01L2224/16237 ,  H01L2224/81815 ,  H01L2224/81855 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/15787 ,  H01L2924/01082 ,  H01L2924/00012 ,  H01L2224/13099 ,  H01L2224/13599 ,  H01L2224/05599 ,  H01L2224/05099 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/014 ,  H01L2224/05552 ,  H01L2924/00

摘要： A method and structure for forming a semiconductor device, for example a device including a wafer chip scale package (WCSP), can include the formation of at least one conductive layer which contacts a bond pad. The at least one conductive layer can be patterned using a first mask, then a passivation layer can be formed over the patterned at least one conductive layer. The passivation layer can be patterned using a second mask to expose the at least one conductive layer, then a conductive layer such as a solder ball, conductive bump, metal-filled paste, or another conductor is formed on the at least one conductive layer. The method can result in a structure which is formed using a reduced number of mask steps.

摘要翻译： 用于形成半导体器件的方法和结构，例如包括晶片芯片级封装（WCSP）的器件可以包括形成接触焊盘的至少一个导电层。 可以使用第一掩模对至少一个导电层进行构图，然后可以在图案化的至少一个导电层上形成钝化层。 可以使用第二掩模对钝化层进行图案化以暴露至少一个导电层，然后在至少一个导电层上形成导电层，例如焊球，导电凸块，填充金属的糊状物或另一导体。 该方法可以产生使用减少数量的掩模步骤形成的结构。