公开(公告)号：US20120317332A1

公开(公告)日：2012-12-13

申请号：US13490865

申请日：2012-06-07

申请人： Dong-ok Kwak ,  Sang-sub Song ,  Sang-ho An ,  Joon-young Oh ,  Jeong-sik Yoo

发明人： Dong-ok Kwak ,  Sang-sub Song ,  Sang-ho An ,  Joon-young Oh ,  Jeong-sik Yoo

IPC分类号： G06F12/02

CPC分类号： G06F12/0246 ,  H01L24/73 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/06565 ,  H01L2225/06589 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/15153 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/19103 ,  H01L2924/19105 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

摘要： Solid state drive (SSD) packages are provided including a controller package and at least one non-volatile memory package. The controller package and the at least one non-volatile memory package are connected to each other using a package-on-package (PoP) technique. A data input/output of the at least one non-volatile memory package is controlled by using the controller package.

摘要翻译： 提供固态驱动器（SSD）封装，包括控制器封装和至少一个非易失性存储器封装。 控制器封装和至少一个非易失性存储器封装使用封装封装（PoP）技术彼此连接。 通过使用控制器包来控制至少一个非易失性存储器包的数据输入/输出。

公开(公告)号：US08838885B2

公开(公告)日：2014-09-16

申请号：US13490865

申请日：2012-06-07

申请人： Dong-ok Kwak ,  Sang-sub Song ,  Sang-ho An ,  Joon-young Oh ,  Jeong-sik Yoo

发明人： Dong-ok Kwak ,  Sang-sub Song ,  Sang-ho An ,  Joon-young Oh ,  Jeong-sik Yoo

IPC分类号： H01L23/48 ,  G06F12/02

CPC分类号： G06F12/0246 ,  H01L24/73 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/06565 ,  H01L2225/06589 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/15153 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/19103 ,  H01L2924/19105 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

摘要： Solid state drive (SSD) packages are provided including a controller package and at least one non-volatile memory package. The controller package and the at least one non-volatile memory package are connected to each other using a package-on-package (PoP) technique. A data input/output of the at least one non-volatile memory package is controlled by using the controller package.

摘要翻译： 提供固态驱动器（SSD）封装，包括控制器封装和至少一个非易失性存储器封装。 控制器封装和至少一个非易失性存储器封装使用封装封装（PoP）技术彼此连接。 通过使用控制器包来控制至少一个非易失性存储器包的数据输入/输出。

公开(公告)号：US20130020685A1

公开(公告)日：2013-01-24

申请号：US13530881

申请日：2012-06-22

申请人： Dong-Ok KWAK ,  Sang-Sub Song ,  Sang-Ho An ,  Joon-Young Oh

发明人： Dong-Ok KWAK ,  Sang-Sub Song ,  Sang-Ho An ,  Joon-Young Oh

IPC分类号： H01L23/552

CPC分类号： H01L23/552 ,  H01L23/49827 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2924/15311 ,  H01L2924/1815 ,  H01L2924/3025 ,  H01L2924/00012 ,  H01L2924/00

摘要： A semiconductor device includes a substrate comprising a stack of alternating wiring layers and insulating layers. The wiring layers include conductive wiring patterns. Primary conductive vias extend through respective ones of the insulating layers and electrically connect first ones of the wiring patterns on different ones of the wiring layers to provide electrical connections between opposing first and second surfaces of the substrate. Dummy conductive vias extend through respective ones of the insulating layers and electrically connect second ones of the wiring patterns on different ones of the wiring layers. The dummy conductive vias are arranged in the substrate around a perimeter of a region including the first ones of the wiring patterns, and the dummy conductive vias and the second ones of the wiring patterns electrically connected thereto have a same electric potential to define an electromagnetic shielding structure within the substrate.

摘要翻译： 半导体器件包括包括交替布线层和绝缘层的叠层的衬底。 布线层包括导电布线图案。 主导电通孔延伸通过绝缘层中的相应绝缘层，并且电连接在不同布线层上的布线图案中的第一布线图案，以提供基板相对的第一和第二表面之间的电连接。 虚拟导电通孔延伸通过相应的绝缘层，并且电连接不同布线层上的布线图案中的第二布线图案。 虚设导电通孔在包括第一布线图案的区域的周边周围布置在基板中，并且虚拟导电通孔和与其电连接的第二布线图案具有相同的电位以限定电磁屏蔽 衬底内的结构。

公开(公告)号：US08178960B2

公开(公告)日：2012-05-15

申请号：US12659330

申请日：2010-03-04

申请人： Joon-young Oh

发明人： Joon-young Oh

IPC分类号： H01L23/02

CPC分类号： H01L23/3128 ,  H01L23/49816 ,  H01L23/525 ,  H01L24/48 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48147 ,  H01L2224/48227 ,  H01L2224/73207 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： Provided is a stacked semiconductor package and a method of manufacturing the same. The stacked semiconductor package may include a first semiconductor package, a second semiconductor package, and at least one electrical connection device electrically connecting the first and second semiconductor packages. The first semiconductor package may include a first re-distribution pattern on a first semiconductor chip and a first sealing member on the first substrate, the first sealing member may include at least one first via to expose the first re-distribution pattern. The second semiconductor package may include a second re-distribution pattern on a second semiconductor chip and a second sealing member on a lower side of the second substrate, the second sealing member may include at least one second via to expose the second re-distribution pattern. An electrical connection device may be between the first and second vias to connect the first and the second re-distribution patterns.

摘要翻译： 提供一种层叠半导体封装及其制造方法。 层叠的半导体封装可以包括第一半导体封装，第二半导体封装和电连接第一和第二半导体封装的至少一个电连接装置。 第一半导体封装可以包括第一半导体芯片上的第一重新分布图案和第一基板上的第一密封构件，第一密封构件可以包括至少一个第一通孔以暴露第一再分配图案。 第二半导体封装可以包括在第二半导体芯片上的第二重新分配图案和在第二基板的下侧上的第二密封构件，第二密封构件可以包括至少一个第二通孔以暴露第二重新分布图案 。 电连接装置可以在第一和第二通孔之间，以连接第一和第二再分布图案。

公开(公告)号：US20120068306A1

公开(公告)日：2012-03-22

申请号：US13230875

申请日：2011-09-13

申请人： Sang-Sub SONG ,  Sung-Hoon Chun ,  Sang-Ho An ,  Joon-Young Oh ,  Dong-Ok Kwak

发明人： Sang-Sub SONG ,  Sung-Hoon Chun ,  Sang-Ho An ,  Joon-Young Oh ,  Dong-Ok Kwak

IPC分类号： H01L27/08

CPC分类号： H01L23/50 ,  H01L24/06 ,  H01L24/32 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L25/16 ,  H01L28/60 ,  H01L2224/0401 ,  H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/05609 ,  H01L2224/05611 ,  H01L2224/05613 ,  H01L2224/05616 ,  H01L2224/05639 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05669 ,  H01L2224/06139 ,  H01L2224/16145 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48139 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10161 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15787 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099

摘要： A semiconductor package includes a packaging substrate including a first bond finger and a second bond finger, a first semiconductor chip mounted on the packaging substrate, and including a first chip pad and a second chip pad, the first bond finger being electrically connected to the first chip pad by a first bonding wire, and the second bond finger being electrically connected to the second chip pad by a second bonding wire, and a first decoupling semiconductor capacitor mounted on the first semiconductor chip, and including a first capacitor pad, the first capacitor pad being electrically connected to the second chip pad.

摘要翻译： 半导体封装包括包括第一键合指状物和第二键合指状物的封装衬底，安装在封装衬底上的第一半导体芯片，并且包括第一芯片焊盘和第二芯片焊盘，第一键合指状电连接到第一键 并且所述第二接合指状物通过第二接合线电连接到所述第二芯片焊盘，以及安装在所述第一半导体芯片上的第一解耦半导体电容器，并且包括第一电容器焊盘，所述第一电容器 焊盘电连接到第二芯片焊盘。

公开(公告)号：US08791554B2

公开(公告)日：2014-07-29

申请号：US13530881

申请日：2012-06-22

申请人： Dong-Ok Kwak ,  Sang-Sub Song ,  Sang-Ho An ,  Joon-Young Oh

发明人： Dong-Ok Kwak ,  Sang-Sub Song ,  Sang-Ho An ,  Joon-Young Oh

IPC分类号： H01L23/552 ,  H01L23/498 ,  H01L25/065

CPC分类号： H01L23/552 ,  H01L23/49827 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/06565 ,  H01L2225/06568 ,  H01L2924/15311 ,  H01L2924/1815 ,  H01L2924/3025 ,  H01L2924/00012 ,  H01L2924/00

摘要： A semiconductor device includes a substrate comprising a stack of alternating wiring layers and insulating layers. The wiring layers include conductive wiring patterns. Primary conductive vias extend through respective ones of the insulating layers and electrically connect first ones of the wiring patterns on different ones of the wiring layers to provide electrical connections between opposing first and second surfaces of the substrate. Dummy conductive vias extend through respective ones of the insulating layers and electrically connect second ones of the wiring patterns on different ones of the wiring layers. The dummy conductive vias are arranged in the substrate around a perimeter of a region including the first ones of the wiring patterns, and the dummy conductive vias and the second ones of the wiring patterns electrically connected thereto have a same electric potential to define an electromagnetic shielding structure within the substrate.

摘要翻译： 半导体器件包括包括交替布线层和绝缘层的叠层的衬底。 布线层包括导电布线图案。 主导电通孔延伸通过绝缘层中的相应绝缘层，并且电连接在不同布线层上的布线图案中的第一布线图案，以提供基板相对的第一和第二表面之间的电连接。 虚拟导电通孔延伸通过相应的绝缘层，并且电连接不同布线层上的布线图案中的第二布线图案。 虚设导电通孔在包括第一布线图案的区域的周边周围布置在基板中，并且虚拟导电通孔和与其电连接的第二布线图案具有相同的电位以限定电磁屏蔽 衬底内的结构。

公开(公告)号：US20120061816A1

公开(公告)日：2012-03-15

申请号：US13227940

申请日：2011-09-08

申请人： Sang-Sub SONG ,  Sang-Ho An ,  Joon-Young Oh ,  Dong-Ok Kwak ,  Joon-Ki Park

发明人： Sang-Sub SONG ,  Sang-Ho An ,  Joon-Young Oh ,  Dong-Ok Kwak ,  Joon-Ki Park

IPC分类号： H01L23/50 ,  H01L23/52

CPC分类号： H01L23/4334 ,  H01L23/3128 ,  H01L23/3677 ,  H01L23/552 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/0657 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45015 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06517 ,  H01L2225/06562 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/1815 ,  H01L2924/19107 ,  H01L2924/3025 ,  H01L2924/00012 ,  H01L2924/00011 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2924/20752 ,  H01L2924/20753 ,  H01L2924/20754 ,  H01L2924/20755 ,  H01L2924/20756 ,  H01L2924/20757 ,  H01L2924/20758 ,  H01L2924/20759 ,  H01L2924/2076

摘要： Provided are a semiconductor package and method of fabricating the same. The package includes an interconnection substrate, a semiconductor chip mounted on the interconnection substrate, a lateral wire bonded on the interconnection substrate and configured to enclose a side surface of the semiconductor chip, and a metal layer disposed on the semiconductor chip and electrically connected to the lateral wire.

摘要翻译： 提供半导体封装及其制造方法。 所述封装包括互连衬底，安装在所述互连衬底上的半导体芯片，接合在所述互连衬底上并被构造成包围所述半导体芯片的侧表面的横向引线，以及设置在所述半导体芯片上并电连接到所述半导体芯片的金属层 侧线。

公开(公告)号：US20100258930A1

公开(公告)日：2010-10-14

申请号：US12659330

申请日：2010-03-04

申请人： Joon-young Oh

发明人： Joon-young Oh

IPC分类号： H01L25/065 ,  H01L23/52

CPC分类号： H01L23/3128 ,  H01L23/49816 ,  H01L23/525 ,  H01L24/48 ,  H01L25/0657 ,  H01L25/105 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48147 ,  H01L2224/48227 ,  H01L2224/73207 ,  H01L2224/73265 ,  H01L2225/06506 ,  H01L2225/0651 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2225/06562 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： Provided is a stacked semiconductor package and a method of manufacturing the same. The stacked semiconductor package may include a first semiconductor package, a second semiconductor package, and at least one electrical connection device electrically connecting the first and second semiconductor packages. The first semiconductor package may include a first re-distribution pattern on a first semiconductor chip and a first sealing member on the first substrate, the first sealing member may include at least one first via to expose the first re-distribution pattern. The second semiconductor package may include a second re-distribution pattern on a second semiconductor chip and a second sealing member on a lower side of the second substrate, the second sealing member may include at least one second via to expose the second re-distribution pattern. An electrical connection device may be between the first and second vias to connect the first and the second re-distribution patterns.

摘要翻译： 提供一种层叠半导体封装及其制造方法。 层叠的半导体封装可以包括第一半导体封装，第二半导体封装和电连接第一和第二半导体封装的至少一个电连接装置。 第一半导体封装可以包括第一半导体芯片上的第一重新分布图案和第一基板上的第一密封构件，第一密封构件可以包括至少一个第一通孔以暴露第一再分配图案。 第二半导体封装可以包括在第二半导体芯片上的第二重新分配图案和在第二基板的下侧上的第二密封构件，第二密封构件可以包括至少一个第二通孔以暴露第二重新分布图案 。 电连接装置可以在第一和第二通孔之间，以连接第一和第二再分布图案。