公开(公告)号：US20110298036A1

公开(公告)日：2011-12-08

申请号：US13204829

申请日：2011-08-08

申请人： Ju-Wan KIM ,  Kyu-Tae NA ,  Min KIM ,  Seung-Bae PARK ,  Il-Woo KIM ,  Dae-Young KWAK

发明人： Ju-Wan KIM ,  Kyu-Tae NA ,  Min KIM ,  Seung-Bae PARK ,  Il-Woo KIM ,  Dae-Young KWAK

IPC分类号： H01L29/788

CPC分类号： H01L21/76229

摘要： An isolation layer structure includes first to fourth oxide layer patterns. The first and third oxide layer patterns are sequentially formed in a first trench defined by a first recessed top surface of a substrate and sidewalls of gate structures on the substrate in a first region. The first trench has a first width, and the first and third oxide layer patterns have no void therein. The second and fourth oxide layer patterns are sequentially formed in a second trench defined by a second recessed top surface of the substrate and sidewalls of gate structures on the substrate in a second region. The second trench has a second width larger than the first width, and the fourth oxide layer pattern has a void therein.

摘要翻译： 隔离层结构包括第一至第四氧化物层图案。 第一和第三氧化物层图案顺序地形成在第一沟槽中，第一沟槽由衬底的第一凹入顶表面和第一区域中衬底上的栅极结构的侧壁限定。 第一沟槽具有第一宽度，并且第一和第三氧化物层图案中没有空隙。 第二和第四氧化物层图案顺序地形成在第二沟槽中，第二沟槽由衬底的第二凹陷顶表面和第二区域中衬底上的栅结构的侧壁限定。 第二沟槽具有比第一宽度大的第二宽度，并且第四氧化物层图案在其中具有空隙。

公开(公告)号：US08017495B2

公开(公告)日：2011-09-13

申请号：US12944923

申请日：2010-11-12

申请人： Ju-Wan Kim ,  Kyu-Tae Na ,  Min Kim ,  Seung-Bae Park ,  Il-Woo Kim ,  Dae-Young Kwak

发明人： Ju-Wan Kim ,  Kyu-Tae Na ,  Min Kim ,  Seung-Bae Park ,  Il-Woo Kim ,  Dae-Young Kwak

IPC分类号： H01L21/762

CPC分类号： H01L21/76229

摘要： An isolation layer structure includes first to fourth oxide layer patterns. The first and third oxide layer patterns are sequentially formed in a first trench defined by a first recessed top surface of a substrate and sidewalls of gate structures on the substrate in a first region. The first trench has a first width, and the first and third oxide layer patterns have no void therein. The second and fourth oxide layer patterns are sequentially formed in a second trench defined by a second recessed top surface of the substrate and sidewalls of gate structures on the substrate in a second region. The second trench has a second width larger than the first width, and the fourth oxide layer pattern has a void therein.

摘要翻译： 隔离层结构包括第一至第四氧化物层图案。 第一和第三氧化物层图案顺序地形成在第一沟槽中，第一沟槽由衬底的第一凹入顶表面和第一区域中衬底上的栅极结构的侧壁限定。 第一沟槽具有第一宽度，并且第一和第三氧化物层图案中没有空隙。 第二和第四氧化物层图案顺序地形成在第二沟槽中，第二沟槽由衬底的第二凹陷顶表面和第二区域中衬底上的栅结构的侧壁限定。 第二沟槽具有比第一宽度大的第二宽度，并且第四氧化物层图案在其中具有空隙。

公开(公告)号：US20090012221A1

公开(公告)日：2009-01-08

申请号：US12194313

申请日：2008-08-19

申请人： Eunkee Hong ,  Kyu-Tae Na ,  Ju-Seon Goo ,  Hong-Gun Kim

发明人： Eunkee Hong ,  Kyu-Tae Na ,  Ju-Seon Goo ,  Hong-Gun Kim

IPC分类号： C08K5/06 ,  C08L83/08

CPC分类号： H01L21/3125 ,  H01L21/02164 ,  H01L21/02222 ,  H01L21/02282 ,  H01L21/02337 ,  H01L21/316 ,  H01L21/31695 ,  H01L21/76232 ,  H01L21/76837

摘要： A film is formed on a substrate including conductive patterns or trenches using a composition that included a solvent and perhydro-polysilazane having a weight average molecular weight of about 1,800 to 3,000 and a molecular weight distribution of more than about 2.2 to about 3.0. The film is changed into a silicon oxide film, and then an opening is formed through the silicon oxide film. A contact is formed in the opening by filling the opening with conductive material. The silicon oxide film of perhydro-polysilazane having low molecular weight becomes dense and uniform.

摘要翻译： 使用包含重量平均分子量约1,800至3,000且分子量分布大于约2.2至约3.0的溶剂和全氢化聚硅氮烷的组合物在包括导电图案或沟槽的基材上形成膜。 将膜变成氧化硅膜，然后通过氧化硅膜形成开口。 通过用导电材料填充开口在开口中形成接触。 具有低分子量的全氢聚硅氮烷的氧化硅膜变得致密且均匀。

公开(公告)号：US07410915B2

公开(公告)日：2008-08-12

申请号：US11387527

申请日：2006-03-23

申请人： Yoshinori Morisada ,  Kamal Kishore Goundar ,  Masashi Yamaguchi ,  Nobuo Matsuki ,  Kyu Tae Na ,  Eun Kyung Baek

发明人： Yoshinori Morisada ,  Kamal Kishore Goundar ,  Masashi Yamaguchi ,  Nobuo Matsuki ,  Kyu Tae Na ,  Eun Kyung Baek

IPC分类号： H01L21/469 ,  H01L23/58

CPC分类号： H01L21/31144 ,  B05D1/62 ,  H01L21/02118 ,  H01L21/02274 ,  H01L21/312 ,  H01L21/3127 ,  H01L21/32139

摘要： A method of forming a hydrocarbon-containing polymer film on a semiconductor substrate by a capacitively-coupled plasma CVD apparatus. The method includes the steps of: vaporizing a hydrocarbon-containing liquid monomer (CαHβXγ, wherein α and β are natural numbers of 5 or more; γ is an integer including zero; X is O, N or F) having a boiling point of about 20° C. to about 350° C. which is not substituted by a vinyl group or an acetylene group; introducing the vaporized gas and CO2 gas or H2 gas into a CVD reaction chamber inside which a substrate is placed; and forming a hydrocarbon-containing polymer film on the substrate by plasma polymerization of the gas, thereby reducing extinction coefficient (k) at 193 nm and increasing mechanical hardness.

摘要翻译： 通过电容耦合等离子体CVD装置在半导体衬底上形成含烃聚合物膜的方法。 该方法包括以下步骤：蒸发含烃液体单体（其中α和β为自然数） 5或更大;γ是包括零的整数; X是O，N或F），其沸点为约20℃至约350℃，其未被乙烯基或乙炔基取代; 将蒸发的气体和CO 2气体或H 2 H 2气体引入到其中放置基底的CVD反应室中; 并通过气体的等离子体聚合在基板上形成含烃聚合物膜，从而降低193nm处的消光系数（k）并提高机械硬度。

公开(公告)号：US20080179746A1

公开(公告)日：2008-07-31

申请号：US12017538

申请日：2008-01-22

申请人： Won-Goo Hur ,  Dong-Kyun Park ,  Je-Hyeon Park ,  Young-Joo Cho ,  Kyu-Tae Na

发明人： Won-Goo Hur ,  Dong-Kyun Park ,  Je-Hyeon Park ,  Young-Joo Cho ,  Kyu-Tae Na

IPC分类号： H01L23/52 ,  H01L21/4763

CPC分类号： H01L21/76838 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/76877 ,  H01L27/10885 ,  H01L27/10888 ,  H01L27/11521

摘要： A wiring structure of a semiconductor device comprises an insulating interlayer, a plug and a conductive pattern. The insulating interlayer has an opening therethrough on a substrate. The plug includes tungsten and fills up the opening. The plug is formed by a deposition process using a reaction of a source gas. A conductive pattern structure makes contact with the plug and includes a first tungsten layer pattern and a second tungsten layer pattern. The first tungsten layer pattern is formed by the deposition process. The second tungsten layer pattern is formed by a physical vapor deposition (PVD) process.

摘要翻译： 半导体器件的布线结构包括绝缘中间层，插头和导电图案。 绝缘中间层在基板上具有穿过其的开口。 插头包括钨并填满开口。 插塞通过使用源气体的反应的沉积工艺形成。 导电图案结构与插头接触并且包括第一钨层图案和第二钨层图案。 第一钨层图案通过沉积工艺形成。 第二钨层图案通过物理气相沉积（PVD）工艺形成。

公开(公告)号：US20070020879A1

公开(公告)日：2007-01-25

申请号：US11484574

申请日：2006-07-12

申请人： Eun-Kyung Baek ,  Ju-Seon Goo ,  Mun-Jun Kim ,  Hong-Gun Kim ,  Kyu-Tae Na

发明人： Eun-Kyung Baek ,  Ju-Seon Goo ,  Mun-Jun Kim ,  Hong-Gun Kim ,  Kyu-Tae Na

IPC分类号： H01L21/8234 ,  H01L21/76 ,  H01L21/336

CPC分类号： H01L21/76229 ,  H01L29/66795 ,  H01L29/7851

摘要： In a method of forming a device isolation layer, a trench is formed in a substrate and a preliminary fin is formed on the substrate using a hard mask pattern on a surface of the substrate as an etching mask. A first thin layer is formed on the bottom and sides of the trench. A lower insulation pattern is formed in a lower portion of the trench on the first thin layer, and an upper insulation pattern is formed on the lower insulation pattern. The upper insulation pattern is etched away so that the first thin layer remains on a side surface of the preliminary fin. A device isolation layer is formed in the lower portion of the trench and a silicon fin is formed having a top surface thereof that is higher relative to a top surface of the device isolation layer.

摘要翻译： 在形成器件隔离层的方法中，在衬底中形成沟槽，并且使用在衬底的表面上的硬掩模图案作为蚀刻掩模在衬底上形成预备鳍。 第一薄层形成在沟槽的底部和侧面上。 在第一薄层上的沟槽的下部形成下部绝缘图案，并且在下部绝缘图案上形成上部绝缘图案。 蚀刻掉上绝缘图案，使得第一薄层保留在预备翅片的侧表面上。 器件隔离层形成在沟槽的下部，并且形成硅片，其顶表面相对于器件隔离层的顶表面较高。

公开(公告)号：US07056827B2

公开(公告)日：2006-06-06

申请号：US10917659

申请日：2004-08-13

申请人： Yong-Won Cha ,  Kyu-tae Na

发明人： Yong-Won Cha ,  Kyu-tae Na

IPC分类号： H01L21/4763

CPC分类号： H01L21/76837 ,  C23C16/045 ,  H01L21/02164 ,  H01L21/02274 ,  H01L21/31612 ,  H01L21/76227

摘要： Methods of filling trenches/gaps defined by circuit elements on an integrated circuit substrate are provided. The methods include forming a first high-density plasma layer on an integrated circuit substrate including at least one trench thereon using a first reaction gas. The first high-density plasma layer is etched using an etch gas including nitrogen fluoride gas (NF3). A second high-density plasma layer is formed on the etched first high-density plasma layer using a second reaction gas including nitrogen fluoride.

摘要翻译： 提供了在集成电路基板上填充由电路元件限定的沟槽/间隙的方法。 所述方法包括使用第一反应气体在其上包括至少一个沟槽的集成电路衬底上形成第一高密度等离子体层。 使用包括氮化氢气体（NF 3 N 3）的蚀刻气体蚀刻第一高密度等离子体层。 使用包括氮化氟的第二反应气体，在蚀刻的第一高密度等离子体层上形成第二高密度等离子体层。

公开(公告)号：US20060054989A1

公开(公告)日：2006-03-16

申请号：US11209879

申请日：2005-08-23

申请人： Hong-Gun Kim ,  Eunkee Hong ,  Kyu-Tae Na

发明人： Hong-Gun Kim ,  Eunkee Hong ,  Kyu-Tae Na

IPC分类号： C23C16/00

CPC分类号： C23C16/45523 ,  C23C16/045 ,  C23C16/401

摘要： A semiconductor device includes a first structure having a recess having a bottom and opposing side surfaces, and a second structure conformally disposed on the bottom and side surfaces of the recess. The second structure includes a multilayer having two layers having a thickness substantially smaller than a width of the recess. Methods of manufacturing a semiconductor device include providing a first structure having a recess in a deposition chamber and flowing first and second reactants over the first structure for a first period at first and second flow rates. Then, the flow rates of the first second reactants to the first structure are substantially reduced for a pause period. The first and second reactants are then flowed over the first structure for a second period at third and fourth flow rates. The deposition and pause steps may be repeated until a multilayer having a desired thickness is formed.

摘要翻译： 半导体器件包括具有底部和相对侧表面的凹部的第一结构以及保形地设置在凹部的底部和侧表面上的第二结构。 第二结构包括具有两个层的多层，其厚度基本上小于凹部的宽度。 制造半导体器件的方法包括提供在沉积室中具有凹槽的第一结构，并且使第一和第二反应物以第一和第二流速在第一结构上流动第一期间。 然后，第一第二反应物对第一结构的流速在暂停时间段内显着降低。 然后将第一和第二反应物以第三和第四流速在第一结构上流动第二时段。 可以重复沉积和暂停步骤，直到形成具有期望厚度的多层。

公开(公告)号：US20050130439A1

公开(公告)日：2005-06-16

申请号：US11010223

申请日：2004-12-10

申请人： Juseon Goo ,  Eunkee Hong ,  Hong-Gun Kim ,  Kyu-Tae Na

发明人： Juseon Goo ,  Eunkee Hong ,  Hong-Gun Kim ,  Kyu-Tae Na

IPC分类号： H01L21/31 ,  H01L21/316 ,  H01L21/60 ,  H01L21/768 ,  H01L21/4763 ,  H01L21/469

CPC分类号： H01L21/02164 ,  H01L21/02175 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/02318 ,  H01L21/316 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/76837 ,  H01L21/76897

摘要： Methods of forming an insulating layer in a semiconductor device are provided in which a metal oxide layer is formed on a semiconductor structure that includes a plurality of gap regions thereon. A spin-on-glass layer is formed on the metal oxide layer, and then the semiconductor structure is heated to a temperature of at least about 400° C. The spin-on-glass layer may comprise a siloxane-based material, a silanol-based material or a silazane-based material.

摘要翻译： 提供了在半导体器件中形成绝缘层的方法，其中在其上包括多个间隙区域的半导体结构上形成金属氧化物层。 在金属氧化物层上形成旋涂玻璃层，然后将半导体结构加热到至少约400℃的温度。旋涂玻璃层可以包括基于硅氧烷的材料，硅烷醇 的材料或硅氮烷基材料。

公开(公告)号：US20110117721A1

公开(公告)日：2011-05-19

申请号：US12944923

申请日：2010-11-12

申请人： Ju-Wan KIM ,  Kyu-Tae Na ,  Min Kim ,  Seung-Bae Park ,  Il-Woo Kim ,  Dae-Young Kwak

发明人： Ju-Wan KIM ,  Kyu-Tae Na ,  Min Kim ,  Seung-Bae Park ,  Il-Woo Kim ,  Dae-Young Kwak

IPC分类号： H01L21/762

CPC分类号： H01L21/76229

摘要： An isolation layer structure includes first to fourth oxide layer patterns. The first and third oxide layer patterns are sequentially formed in a first trench defined by a first recessed top surface of a substrate and sidewalls of gate structures on the substrate in a first region. The first trench has a first width, and the first and third oxide layer patterns have no void therein. The second and fourth oxide layer patterns are sequentially formed in a second trench defined by a second recessed top surface of the substrate and sidewalls of gate structures on the substrate in a second region. The second trench has a second width larger than the first width, and the fourth oxide layer pattern has a void therein.

摘要翻译： 隔离层结构包括第一至第四氧化物层图案。 第一和第三氧化物层图案顺序地形成在第一沟槽中，第一沟槽由衬底的第一凹入顶表面和第一区域中衬底上的栅极结构的侧壁限定。 第一沟槽具有第一宽度，并且第一和第三氧化物层图案中没有空隙。 第二和第四氧化物层图案顺序地形成在第二沟槽中，第二沟槽由衬底的第二凹陷顶表面和第二区域中衬底上的栅结构的侧壁限定。 第二沟槽具有比第一宽度大的第二宽度，并且第四氧化物层图案在其中具有空隙。