公开(公告)号：US08252699B2

公开(公告)日：2012-08-28

申请号：US12952024

申请日：2010-11-22

申请人： Anthony Konecni ,  Josephine Juhwei Liu ,  Deenesh Padhi ,  Bok Hoen Kim ,  William H. McClintock

发明人： Anthony Konecni ,  Josephine Juhwei Liu ,  Deenesh Padhi ,  Bok Hoen Kim ,  William H. McClintock

IPC分类号： H01L21/033

CPC分类号： H01L21/31144 ,  H01L21/02115 ,  H01L21/02274

摘要： A method and apparatus for forming an amorphous carbon layer on a substrate is provided. A first portion of the amorphous carbon layer having a high stress level is formed from a hydrocarbon precursor having high dilution ratio, with optional amine precursor included to add stress-elevating nitrogen. A second portion of the amorphous carbon layer having a low stress level is formed on the first portion by reducing the dilution ratio of the hydrocarbon precursor and lowering or eliminating the amine gas. Pressure, temperature, and RF power input may be adjusted instead of, or in addition to, precursor flow rates, and different precursors may be used for different stress levels.

摘要翻译： 提供了一种在基板上形成无定形碳层的方法和装置。 具有高应力水平的无定形碳层的第一部分由具有高稀释比的烃前体形成，并且包括任选的胺前体以增加应力升高的氮。 通过降低烃前体的稀释比例和降低或除去胺气体，在第一部分上形成具有低应力水平的第二部分无定形碳层。 可以调节压力，温度和RF功率输入，而不是或除了前体流速，并且不同的前体可用于不同的应力水平。

公开(公告)号：US07939422B2

公开(公告)日：2011-05-10

申请号：US11947674

申请日：2007-11-29

申请人： Nitin K. Ingle ,  Jing Tang ,  Yi Zheng ,  Zheng Yuan ,  Zhenbin Ge ,  Xinliang Lu ,  Chien-Teh Kao ,  Vikash Banthia ,  William H. McClintock ,  Mei Chang

发明人： Nitin K. Ingle ,  Jing Tang ,  Yi Zheng ,  Zheng Yuan ,  Zhenbin Ge ,  Xinliang Lu ,  Chien-Teh Kao ,  Vikash Banthia ,  William H. McClintock ,  Mei Chang

IPC分类号： H01L21/76

CPC分类号： H01L21/67253 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/3105 ,  H01L21/31116 ,  H01L21/76232

摘要： A method for forming a semiconductor structure includes forming a plurality of features across a surface of a substrate, with at least one space being between two adjacent features. A first dielectric layer is formed on the features and within the at least one space. A portion of the first dielectric layer interacts with a reactant derived from a first precursor and a second precursor to form a first solid product. The first solid product is decomposed to substantially remove the portion of the first dielectric layer. A second dielectric layer is formed to substantially fill the at least one space.

摘要翻译： 一种用于形成半导体结构的方法包括跨越衬底的表面形成多个特征，其中至少一个空间位于两个相邻特征之间。 第一电介质层形成在特征上并且在至少一个空间内。 第一介电层的一部分与衍生自第一前体和第二前体的反应物相互作用以形成第一固体产物。 第一固体产物被分解以基本上除去第一介电层的部分。 形成第二电介质层以基本上填充至少一个空间。

公开(公告)号：US08586481B2

公开(公告)日：2013-11-19

申请号：US13105658

申请日：2011-05-11

申请人： You Wang ,  Wen-Chiang Tu ,  Feng Q. Liu ,  Yuchun Wang ,  Lakshmanan Karuppiah ,  William H. McClintock ,  Barry L. Chin

发明人： You Wang ,  Wen-Chiang Tu ,  Feng Q. Liu ,  Yuchun Wang ,  Lakshmanan Karuppiah ,  William H. McClintock ,  Barry L. Chin

IPC分类号： H01L21/302

CPC分类号： H01L21/3212 ,  B24B37/044 ,  C09G1/04 ,  H01L21/7684

摘要： Embodiments described herein relate to removing material from a substrate. More particularly, the embodiments described herein relate to polishing or planarizing a substrate by a chemical mechanical polishing process. In one embodiment, a method of chemical mechanical polishing (CMP) of a substrate is provided. The method comprises exposing a substrate having a conductive material layer formed thereon to a polishing solution comprising phosphoric acid, one or more chelating agents, one or more corrosion inhibitors, and one or more oxidizers, forming a passivation layer on the conductive material layer, providing relative motion between the substrate and a polishing pad and removing at least a portion of the passivation layer to expose a portion of the underlying conductive material layer, and removing a portion of the exposed conductive material layer.

摘要翻译： 本文所述的实施例涉及从衬底去除材料。 更具体地，本文所述的实施例涉及通过化学机械抛光工艺抛光或平面化基板。 在一个实施例中，提供了基板的化学机械抛光（CMP）的方法。 该方法包括将其上形成有导电材料层的基底暴露于包含磷酸，一种或多种螯合剂，一种或多种腐蚀抑制剂和一种或多种氧化剂的抛光溶液，在导电材料层上形成钝化层，提供 衬底和抛光垫之间的相对运动，并去除钝化层的至少一部分以暴露下面的导电材料层的一部分，以及去除暴露的导电材料层的一部分。

公开(公告)号：US20130189841A1

公开(公告)日：2013-07-25

申请号：US13354939

申请日：2012-01-20

申请人： Mihaela Balseanu ,  Li-Qun Xia ,  Derek R. Witty ,  Thomas H. Osterheld ,  Christopher Heung-Gyun Lee ,  William H. McClintock

发明人： Mihaela Balseanu ,  Li-Qun Xia ,  Derek R. Witty ,  Thomas H. Osterheld ,  Christopher Heung-Gyun Lee ,  William H. McClintock

IPC分类号： H01L21/306

CPC分类号： H01L21/02126 ,  H01L21/02167 ,  H01L21/02274 ,  H01L21/31053 ,  H01L21/823807 ,  H01L29/66545 ,  H01L29/7843

摘要： A method for forming an integrated circuit is provided. In one embodiment, the method includes forming a stop layer comprising carbon doped silicon nitride on a gate region on a substrate, the gate region having a poly gate and one or more spacers formed adjacent the poly gate, forming a dielectric layer on the stop layer, and removing a portion of the dielectric layer above the gate region using a CMP process, wherein the stop layer is a strain inducing layer having a CMP removal rate that is less than the CMP removal rate of the dielectric layer and equal to or less than the CMP removal rate of the one or more spacers.

摘要翻译： 提供一种用于形成集成电路的方法。 在一个实施例中，该方法包括在衬底上的栅极区域上形成包含碳掺杂氮化硅的阻挡层，栅极区域具有多晶硅栅极和与多晶硅栅极相邻形成的一个或多个间隔区，在阻挡层上形成电介质层 并且使用CMP工艺去除所述栅极区域上方的所述电介质层的一部分，其中所述阻挡层是具有小于所述介电层的CMP去除速率的CMP去除速率的应变诱导层，并且等于或小于 一个或多个间隔物的CMP去除速率。

公开(公告)号：US20110151676A1

公开(公告)日：2011-06-23

申请号：US13039724

申请日：2011-03-03

申请人： Nitin K. Ingle ,  Jing Tang ,  Yi Zheng ,  Zheng Yuan ,  Zhenbin Ge ,  Xinliang Lu ,  Chien-Teh Kao ,  Vikash Banthia ,  William H. McClintock ,  Mei Chang

发明人： Nitin K. Ingle ,  Jing Tang ,  Yi Zheng ,  Zheng Yuan ,  Zhenbin Ge ,  Xinliang Lu ,  Chien-Teh Kao ,  Vikash Banthia ,  William H. McClintock ,  Mei Chang

IPC分类号： H01L21/31

CPC分类号： H01L21/67253 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/3105 ,  H01L21/31116 ,  H01L21/76232

摘要： A method for forming a semiconductor structure includes forming a plurality of features across a surface of a substrate, with at least one space being between two adjacent features. A first dielectric layer is formed on the features and within the at least one space. A portion of the first dielectric layer interacts with a reactant derived from a first precursor and a second precursor to form a first solid product. The first solid product is decomposed to substantially remove the portion of the first dielectric layer. A second dielectric layer is formed to substantially fill the at least one space.

摘要翻译： 一种用于形成半导体结构的方法包括跨越衬底的表面形成多个特征，其中至少一个空间位于两个相邻特征之间。 第一电介质层形成在特征上并且在至少一个空间内。 第一介电层的一部分与衍生自第一前体和第二前体的反应物相互作用以形成第一固体产物。 第一固体产物被分解以基本上除去第一介电层的部分。 形成第二电介质层以基本上填充至少一个空间。

公开(公告)号：US20090286402A1

公开(公告)日：2009-11-19

申请号：US12257137

申请日：2008-10-23

申请人： Li-Qun Xia ,  Mihaela Balseanu ,  Meiyee Shek ,  Siyi Li ,  Zhenjiang Cui ,  Mehul B. Naik ,  Michael D. Armacost ,  William H. McClintock

发明人： Li-Qun Xia ,  Mihaela Balseanu ,  Meiyee Shek ,  Siyi Li ,  Zhenjiang Cui ,  Mehul B. Naik ,  Michael D. Armacost ,  William H. McClintock

IPC分类号： H01L21/311

CPC分类号： H01L21/31144 ,  H01L21/02112 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/3141 ,  H01L21/31608 ,  H01L21/318 ,  H01L21/3185 ,  H01L21/76816

摘要： A method and apparatus for forming narrow vias in a substrate is provided. A pattern recess is etched into a substrate by conventional lithography. A thin conformal layer is formed over the surface of the substrate, including the sidewalls and bottom of the pattern recess. The thickness of the conformal layer reduces the effective width of the pattern recess. The conformal layer is removed from the bottom of the pattern recess by anisotropic etching to expose the substrate beneath. The substrate is then etched using the conformal layer covering the sidewalls of the pattern recess as a mask. The conformal layer is then removed using a wet etchant.

摘要翻译： 提供了一种用于在基板中形成窄通孔的方法和装置。 通过常规光刻将图案凹槽蚀刻到基底中。 在衬底的表面上形成薄的共形层，包括图案凹槽的侧壁和底部。 共形层的厚度减小了图案凹槽的有效宽度。 通过各向异性蚀刻从图案凹槽的底部去除共形层以暴露下面的衬底。 然后使用覆盖图案凹槽的侧壁的保形层作为掩模蚀刻衬底。 然后使用湿蚀刻剂除去保形层。

公开(公告)号：US20080182382A1

公开(公告)日：2008-07-31

申请号：US11947674

申请日：2007-11-29

申请人： Nitin K. Ingle ,  Jing Tang ,  Yi Zheng ,  Zheng Yuan ,  Zhenbin Ge ,  Xinliang Lu ,  Chien-Teh Kao ,  Vikash Banthia ,  William H. McClintock ,  Mei Chang

发明人： Nitin K. Ingle ,  Jing Tang ,  Yi Zheng ,  Zheng Yuan ,  Zhenbin Ge ,  Xinliang Lu ,  Chien-Teh Kao ,  Vikash Banthia ,  William H. McClintock ,  Mei Chang

IPC分类号： H01L21/762

CPC分类号： H01L21/67253 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/3105 ,  H01L21/31116 ,  H01L21/76232

摘要： A method for forming a semiconductor structure includes forming a plurality of features across a surface of a substrate, with at least one space being between two adjacent features. A first dielectric layer is formed on the features and within the at least one space. A portion of the first dielectric layer interacts with a reactant derived from a first precursor and a second precursor to form a first solid product. The first solid product is decomposed to substantially remove the portion of the first dielectric layer. A second dielectric layer is formed to substantially fill the at least one space.

摘要翻译： 一种用于形成半导体结构的方法包括跨越衬底的表面形成多个特征，其中至少一个空间位于两个相邻特征之间。 第一电介质层形成在特征上并且在至少一个空间内。 第一介电层的一部分与衍生自第一前体和第二前体的反应物相互作用以形成第一固体产物。 第一固体产物被分解以基本上除去第一介电层的部分。 形成第二电介质层以基本上填充至少一个空间。