利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

34 条记录 (耗时 0.051 秒)

    Structure and method for preventing process-induced UV radiation damage in a memory cell
    2.
    发明授权
    Structure and method for preventing process-induced UV radiation damage in a memory cell 有权
    用于防止在存储器单元中的加工诱导的UV辐射损伤的结构和方法

    公开(公告)号：US06833581B1

    公开(公告)日：2004-12-21

    申请号：US10460282

    申请日：2003-06-12

    申请人： Angela Hui ,  Minh V. Ngo ,  Ning Cheng ,  Jaeyong Park ,  Jean Y. Yang ,  Kouros Ghandehari ,  Hirokazu Tokuno

    发明人： Angela Hui ,  Minh V. Ngo ,  Ning Cheng ,  Jaeyong Park ,  Jean Y. Yang ,  Kouros Ghandehari ,  Hirokazu Tokuno

    IPC分类号： H01L29788

    CPC分类号： H01L27/11568 ,  H01L23/556 ,  H01L27/115 ,  H01L2924/0002 ,  H01L2924/00

    摘要： According to one exemplary embodiment, a structure comprises a substrate. The structure further comprises at least one memory cell situated on the substrate. The at least one memory cell may be, for example, a flash memory cell, such as a SONOS flash memory cell and may include a gate situated over an ONO stack. The structure further comprises an interlayer dielectric layer situated over the at least one memory cell and over the substrate. According to this exemplary embodiment, the structure further comprises a UV radiation blocking layer situated directly over the interlayer dielectric layer, where the UV radiation blocking layer is selected from the group consisting of silicon-rich oxide and silicon-rich nitride. The UV radiation blocking layer may have a thickness of between approximately 1500.0 Angstroms and approximately 2000.0 Angstroms, for example.

    摘要翻译： 根据一个示例性实施例，一种结构包括基底。 该结构还包括位于基板上的至少一个存储单元。 至少一个存储器单元可以是例如闪速存储器单元，例如SONOS闪存单元，并且可以包括位于ONO堆栈上的门。 所述结构还包括位于所述至少一个存储器单元上方并位于所述衬底之上的层间电介质层。 根据该示例性实施例，该结构还包括直接位于层间电介质层上的UV辐射阻挡层，其中UV辐射阻挡层选自富硅氧化物和富含硅的氮化物。 例如，UV辐射阻挡层的厚度可以在约1500.0埃和约2000.0埃之间。

    Structure and method for preventing UV radiation damage and increasing data retention in memory cells
    3.
    发明授权
    Structure and method for preventing UV radiation damage and increasing data retention in memory cells 有权
    用于防止紫外线辐射损伤并增加记忆单元中数据保留的结构和方法

    公开(公告)号：US06765254B1

    公开(公告)日：2004-07-20

    申请号：US10460279

    申请日：2003-06-12

    申请人： Angela Hui ,  Minh V. Ngo ,  Ning Cheng ,  Jaeyong Park ,  Jean Y. Yang ,  Hidehiko Shiraiwa ,  Rinji Sugino ,  Tazrien Kamal ,  Cinti X. Chen

    发明人： Angela Hui ,  Minh V. Ngo ,  Ning Cheng ,  Jaeyong Park ,  Jean Y. Yang ,  Hidehiko Shiraiwa ,  Rinji Sugino ,  Tazrien Kamal ,  Cinti X. Chen

    IPC分类号： H01L27108

    CPC分类号： H01L27/115 ,  H01L23/552 ,  H01L27/11521 ,  H01L27/11568 ,  H01L2924/0002 ,  H01L2924/00

    摘要： According to one exemplary embodiment, a structure comprises a substrate. The structure further comprises at least one memory cell situated on the substrate. The at least one memory cell may be, for example, a flash memory cell, such as a SONOS flash memory cell. The structure further comprises an interlayer dielectric layer situated over the at least one memory cell and over the substrate. According to this exemplary embodiment, the structure further comprises a UV radiation blocking layer which comprises silicon-rich TCS nitride. Further, an oxide cap layer is situated over the UV radiation blocking layer. The structure might further comprise an antireflective coating layer over the oxide cap layer. The interlayer dielectric may comprise BPSG and the oxide cap layer may comprise TEOS oxide.

    摘要翻译： 根据一个示例性实施例，一种结构包括基底。 该结构还包括位于基板上的至少一个存储单元。 至少一个存储单元可以是例如闪存单元，例如SONOS闪存单元。 所述结构还包括位于所述至少一个存储器单元上方并位于所述衬底之上的层间电介质层。 根据该示例性实施例，该结构还包括包含富含硅的TCS氮化物的UV辐射阻挡层。 此外，氧化物覆盖层位于UV辐射阻挡层上。 该结构还可以包括氧化物覆盖层上的抗反射涂层。 层间电介质可以包括BPSG，并且氧化物覆盖层可以包含TEOS氧化物。

    Memory manufacturing process using disposable ARC for wordline formation
    4.
    发明授权
    Memory manufacturing process using disposable ARC for wordline formation 失效
    使用一次性ARC进行字线形成的存储器制造过程

    公开(公告)号：US06720133B1

    公开(公告)日：2004-04-13

    申请号：US10126280

    申请日：2002-04-19

    申请人： Mark T. Ramsbey ,  Kouros Ghandehari ,  Tazrien Kamal ,  Jean Y. Yang ,  Emmanuil Lingunis ,  Hidehiko Shiraiwa

    发明人： Mark T. Ramsbey ,  Kouros Ghandehari ,  Tazrien Kamal ,  Jean Y. Yang ,  Emmanuil Lingunis ,  Hidehiko Shiraiwa

    IPC分类号： G03F700

    CPC分类号： H01L27/11568 ,  H01L27/115 ,  Y10S430/151

    摘要： A method of manufacturing an integrated circuit includes a semiconductor substrate having bitlines under a charge-trapping material over a core region and a gate insulator material over a periphery region. A wordline-gate material, a hard mask, and a first photoresist are deposited and patterned over the core region while covering the periphery region. After removing the first photoresist, wordlines are formed from the wordline-gate material in the core region. An anti-reflective coating and a second photoresist are deposited and patterned over the periphery region and covering the core region. The anti-reflective coating is removable without damaging the charge-trapping material. After removing the second photoresist and the anti-reflective coating, gates are formed from the wordline-gate material in the periphery region and the integrated circuit completed.

    摘要翻译： 集成电路的制造方法包括在芯区域上的电荷捕获材料下方具有位线的半导体衬底和在周边区域上的栅极绝缘体材料。 在覆盖周边区域的同时，在芯区域上沉积并图案化字线栅极材料，硬掩模和第一光致抗蚀剂。 在去除第一光致抗蚀剂之后，从芯区域中的字线栅极材料形成字线。 在外围区域上沉积并图案化抗反射涂层和第二光致抗蚀剂并覆盖芯区域。 防反射涂层是可去除的，而不会损坏电荷捕获材料。 在去除第二光致抗蚀剂和抗反射涂层之后，栅极由周边区域中的字线栅极材料形成，并且集成电路完成。

    ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices
    5.
    发明授权
    ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices 有权
    ONO制造工艺，用于降低闪存器件底部氧化层中的氧空位

    公开(公告)号：US06803275B1

    公开(公告)日：2004-10-12

    申请号：US10308518

    申请日：2002-12-03

    申请人： Jaeyong Park ,  Hidehiko Shiraiwa ,  Arvind Halliyal ,  Jean Y. Yang ,  Inkuk Kang ,  Tazrien Kamal ,  Amir H. Jafarpour

    发明人： Jaeyong Park ,  Hidehiko Shiraiwa ,  Arvind Halliyal ,  Jean Y. Yang ,  Inkuk Kang ,  Tazrien Kamal ,  Amir H. Jafarpour

    IPC分类号： H01L21336

    CPC分类号： H01L29/66833 ,  H01L21/28282 ,  H01L21/3144

    摘要： Process for fabricating a SONOS flash memory device, including in one embodiment, forming a bottom oxide layer of an ONO structure on a semiconductor substrate, wherein the bottom oxide layer has a first oxygen vacancy content; treating the bottom oxide layer to decrease the first oxygen vacancy content to a second oxygen vacancy content; and depositing a dielectric charge-storage layer on the bottom oxide layer. In another embodiment, a process for fabricating a SONOS flash memory device includes forming a bottom oxide layer of an ONO structure on the semiconductor substrate under strongly oxidizing conditions, wherein the bottom oxide layer has a super-stoichiometric oxygen content and an oxygen vacancy content reduced relative to a bottom oxide layer formed by a conventional process; and depositing a dielectric charge-storage layer on the bottom oxide layer.

    摘要翻译： 在一个实施例中，包括在半导体衬底上形成ONO结构的底部氧化物层的SONOS闪速存储器件的制造方法，其中底部氧化物层具有第一氧空位含量; 处理底部氧化物层以将第一氧空位含量降低至第二氧空位含量; 以及在底部氧化物层上沉积介电电荷存储层。 在另一个实施例中，制造SONOS闪速存储器件的工艺包括在强氧化条件下在半导体衬底上形成ONO结构的底部氧化物层，其中底部氧化物层具有超化学计量的氧含量和氧空位含量降低 相对于通过常规方法形成的底部氧化物层; 以及在底部氧化物层上沉积介电电荷存储层。

    Memory with disposable ARC for wordline formation
    8.
    发明授权
    Memory with disposable ARC for wordline formation 失效
    具有一次性ARC用于字线形成的记忆

    公开(公告)号：US06620717B1

    公开(公告)日：2003-09-16

    申请号：US10100487

    申请日：2002-03-14

    申请人： Tazrien Kamal ,  Scott A. Bell ,  Kouros Ghandehari ,  Mark T. Ramsbey ,  Jeffrey A. Shields ,  Jean Y. Yang

    发明人： Tazrien Kamal ,  Scott A. Bell ,  Kouros Ghandehari ,  Mark T. Ramsbey ,  Jeffrey A. Shields ,  Jean Y. Yang

    IPC分类号： H01L213205

    CPC分类号： H01L27/11568 ,  H01L21/32139 ,  H01L27/115

    摘要： A method of manufacturing for a Flash memory includes depositing a charge-trapping material over a semiconductor substrate and implanting first and second bitlines. A wordline material is deposited over the charge-trapping dielectric material and a hard mask material deposited. A disposable anti-reflective coating (ARC) material and a photoresist material are deposited followed by processing to form a patterned photoresist material and a patterned ARC material. The hard mask material is processed to form a patterned hard mask material. The patterned photoresist is removed and then the patterned ARC without damaging the patterned hard mask material or the wordline material. The wordline material is processed using the patterned hard mask material to form a wordline and the patterned hard mask material is removed without damaging the wordline or the charge-trapping dielectric material.

    摘要翻译： 一种用于闪速存储器的制造方法包括在半导体衬底上沉积电荷捕获材料并植入第一和第二位线。 字线材料沉积在电荷捕获电介质材料上并沉积硬掩模材料。 沉积一次性抗反射涂层（ARC）材料和光致抗蚀剂材料，然后进行处理以形成图案化的光致抗蚀剂材料和图案化的ARC材料。 加工硬掩模材料以形成图案化的硬掩模材料。 去除图案化的光致抗蚀剂，然后去除图案化的ARC，而不损坏图案化的硬掩模材料或字线材料。 使用图案化的硬掩模材料处理字线材料以形成字线，并且去除图案化的硬掩模材料而不损坏字线或电荷捕获电介质材料。

    Flash memory with controlled wordline width
    10.
    发明授权
    Flash memory with controlled wordline width 失效
    具有受控字线宽度的闪存

    公开(公告)号：US06653190B1

    公开(公告)日：2003-11-25

    申请号：US10023436

    申请日：2001-12-15

    申请人： Jean Y. Yang ,  Kouros Ghandehari ,  Tazrien Kamal ,  Minh Van Ngo ,  Mark T. Ramsbey ,  Dawn M. Hopper ,  Angela T. Hui ,  Scott A. Bell

    发明人： Jean Y. Yang ,  Kouros Ghandehari ,  Tazrien Kamal ,  Minh Van Ngo ,  Mark T. Ramsbey ,  Dawn M. Hopper ,  Angela T. Hui ,  Scott A. Bell

    IPC分类号： H01L21336

    CPC分类号： H01L27/11568 ,  H01L27/115

    摘要： A method of manufacturing for a MirrorBit® Flash memory includes depositing a charge-trapping material over a semiconductor substrate and implanting first and second bitlines in the semiconductor substrate. A wordline material is deposited over the charge-trapping dielectric material and a hard mask material deposited thereon. An anti-reflective coating (ARC) material is deposited on the hard mask material and a photoresist material is deposited on the ARC followed by processing the photoresist material and the ARC material to form a photomask of a patterned photoresist and a patterned ARC. The hard mask material is processed using the photomask to form a hard mask. The patterned photoresist is removed and then the patterned ARC without damaging the hard mask or the wordline material. The wordline material is processed using the hard mask to form a wordline and the hard mask is removed without damaging the wordline or the charge-trapping material.

    摘要翻译： 用于MirrorBit（闪存）闪存的制造方法包括在半导体衬底上沉积电荷捕获材料并在半导体衬底中注入第一和第二位线。 字线材料沉积在电荷俘获电介质材料上并沉积在其上的硬掩模材料。 将抗反射涂层（ARC）材料沉积在硬掩模材料上，并且将光致抗蚀剂材料沉积在ARC上，随后处理光致抗蚀剂材料和ARC材料以形成图案化光致抗蚀剂和图案化ARC的光掩模。 使用光掩模处理硬掩模材料以形成硬掩模。 去除图案化的光致抗蚀剂，然后去除图案化的ARC，而不损坏硬掩模或字线材料。 使用硬掩模处理字线材料以形成字线，并且去除硬掩模而不损坏字线或电荷捕获材料。