公开(公告)号：US20080237738A1

公开(公告)日：2008-10-02

申请号：US11728970

申请日：2007-03-27

申请人： Christoph Andreas Kleint ,  Dirk Manger ,  Nicolas Nagel ,  Andreas Taeuber

发明人： Christoph Andreas Kleint ,  Dirk Manger ,  Nicolas Nagel ,  Andreas Taeuber

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/0847 ,  H01L21/743 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/66833 ,  H01L29/78 ,  H01L29/7881 ,  H01L29/792

摘要： The present invention relates generally to integrated circuits, a cell, a cell arrangement, a method for manufacturing an integrated circuit, a method for manufacturing a cell arrangement and a memory module. In an embodiment of the invention, an integrated circuit having a cell is provided. The cell includes a first source/drain region, a second source/drain region, an active region between the first source/drain region and the second source/drain region, a gate insulating region disposed above the active region, a gate region disposed above the gate insulating region, and at least one metal structure below the first source/drain region or the second source/drain region.

摘要翻译： 本发明一般涉及集成电路，单元，单元布置，集成电路的制造方法，单元布置的制造方法和存储器模块。 在本发明的实施例中，提供了具有单元的集成电路。 电池包括第一源极/漏极区域，第二源极/漏极区域，第一源极/漏极区域和第二源极/漏极区域之间的有源区域，设置在有源区域上方的栅极绝缘区域， 栅极绝缘区域以及在第一源极/漏极区域或第二源极/漏极区域下方的至少一个金属结构。

公开(公告)号：US07416976B2

公开(公告)日：2008-08-26

申请号：US11217122

申请日：2005-08-31

申请人： Josef Willer ,  Patrick Haibach ,  Christoph Andreas Kleint ,  Nicolas Nagel

发明人： Josef Willer ,  Patrick Haibach ,  Christoph Andreas Kleint ,  Nicolas Nagel

IPC分类号： H01L21/44

CPC分类号： H01L21/76897 ,  H01L21/76895 ,  H01L27/115 ,  H01L27/11568

摘要： A semiconductor product includes a substrate having a substrate surface. A plurality of wordlines are arranged at a distance from one another and running along a first direction. A plurality of conductive contact structures are provided between the wordlines. The product also includes a plurality of filling structures. Each filling structure separates from one another two respective contact structures arranged between two respective wordlines. The two respective contact structures are arranged at a distance from one another in the first direction. In the preferred embodiment, the contact structures have a top side provided at a distance from the substrate surface and extends to the substrate surface. The contact structures at the substrate surface have a width along the first direction that is larger than a width of the top sides of the contact structures along the first direction.

摘要翻译： 半导体产品包括具有基板表面的基板。 多个字线被布置成彼此间隔一定距离并沿着第一方向延伸。 在字线之间提供多个导电接触结构。 该产品还包括多个填充结构。 每个填充结构彼此分开布置在两个相应字线之间的两个相应的接触结构。 两个相应的接触结构在第一方向上彼此间隔一定距离。 在优选实施例中，接触结构具有设置在离基板表面一定距离处并且延伸到基板表面的顶侧。 衬底表面处的接触结构具有沿着第一方向的宽度，该宽度大于沿着第一方向的接触结构的顶侧宽度。

公开(公告)号：US20080080226A1

公开(公告)日：2008-04-03

申请号：US11526850

申请日：2006-09-25

申请人： Thomas Mikolajick ,  Rainer Spielberg ,  Nicolas Nagel ,  Michael Specht ,  Josef Willer ,  Detlev Richter ,  Luca de Ambroggi ,  Andreas Taeuber

发明人： Thomas Mikolajick ,  Rainer Spielberg ,  Nicolas Nagel ,  Michael Specht ,  Josef Willer ,  Detlev Richter ,  Luca de Ambroggi ,  Andreas Taeuber

IPC分类号： G11C11/00 ,  G11C5/14

CPC分类号： G11C11/5614 ,  G11C7/1006 ,  G11C7/22 ,  G11C11/16 ,  G11C13/0011 ,  G11C13/0069 ,  G11C2013/0078 ,  G11C2207/107 ,  G11C2211/5641

摘要： A memory system includes a plurality of resistive memory cell fields including at least a first resistive memory cell field and a second resistive memory cell field, the first resistive memory cell field formed with a plurality of resistive memory cells storing data at a first data storage speed, the second resistive memory cell field formed with a plurality of resistive memory cells storing data at a second data storage speed lower than the first data storage speed, and a controller controlling data transfer between the plurality of resistive memory cell fields.

摘要翻译： 存储器系统包括多个电阻存储单元区域，至少包括第一电阻存储单元区域和第二电阻存储单元区域，第一电阻存储单元区域形成有多个电阻存储单元，以第一数据存储速度存储数据 形成有以低于第一数据存储速度的第二数据存储速度存储数据的多个电阻性存储单元形成的第二电阻性存储单元区域，以及控制器，用于控制多个电阻性存储单元区域之间的数据传输。

公开(公告)号：US07662721B2

公开(公告)日：2010-02-16

申请号：US11376645

申请日：2006-03-15

申请人： Dirk Manger ,  Hocine Boubekeur ,  Martin Verhoeven ,  Nicolas Nagel ,  Thomas Tatry ,  Dirk Caspary ,  Matthias Markert

发明人： Dirk Manger ,  Hocine Boubekeur ,  Martin Verhoeven ,  Nicolas Nagel ,  Thomas Tatry ,  Dirk Caspary ,  Matthias Markert

IPC分类号： H01L21/461

CPC分类号： H01L21/32139 ,  H01L21/0332 ,  H01L27/105 ,  H01L27/112

摘要： A hard mask layer stack for patterning a layer to be patterned includes a carbon layer disposed on top of the layer to be patterned, a first layer of a material selected from the group of SiO2 and SiON disposed on top of the carbon layer and a silicon layer disposed on top of the first layer. A method of patterning a layer to be patterned includes providing the above described hard mask layer stack on the layer to be patterned and patterning the silicon hard mask layer in accordance with a pattern to be formed in the layer that has to be patterned.

摘要翻译： 用于图案化待图案化层的硬掩模层堆叠包括设置在待图案化层的顶部上的碳层，选自设置在碳层顶部上的SiO 2和SiON中的第一层材料和硅 层设置在第一层的顶部。 图案化待图案化层的方法包括在待图案化的层上提供上述硬掩模层堆叠，并根据要在图案层中形成的图案来图案化硅硬掩模层。

公开(公告)号：US20070243707A1

公开(公告)日：2007-10-18

申请号：US11686501

申请日：2007-03-15

申请人： Dirk Manger ,  Hocine Boubekeur ,  Martin Verhoeven ,  Nicolas Nagel ,  Thomas Tatry ,  Dirk Caspary ,  Matthias Markert ,  Lothar Bauch ,  Stefan Blawid ,  Manuela Gutsch ,  Ludovic Lattard ,  Martin Roessiger ,  Mirko Vogt

发明人： Dirk Manger ,  Hocine Boubekeur ,  Martin Verhoeven ,  Nicolas Nagel ,  Thomas Tatry ,  Dirk Caspary ,  Matthias Markert ,  Lothar Bauch ,  Stefan Blawid ,  Manuela Gutsch ,  Ludovic Lattard ,  Martin Roessiger ,  Mirko Vogt

IPC分类号： H01L21/44 ,  G03F1/00 ,  H01L21/302

CPC分类号： H01L21/32139 ,  H01L21/0332 ,  H01L27/105 ,  H01L27/112

摘要： A hard mask layer stack for patterning a layer to be patterned includes a carbon layer disposed on top of the layer to be patterned, a first layer of a material selected from the group of SiO2 and SiON disposed on top of the carbon layer and a silicon layer disposed on top of the first layer. A method of patterning a layer to be patterned includes providing the above described hard mask layer stack on the layer to be patterned and patterning the silicon hard mask layer in accordance with a pattern to be formed in the layer that has to be patterned.

摘要翻译： 用于图案化待图案化层的硬掩模层叠层包括设置在待图案化层的顶部上的碳层，选自第二层由选自SiO 2和SiON中的SiON的材料 碳层顶部和设置在第一层顶部的硅层。 图案化待图案化层的方法包括在待图案化的层上提供上述硬掩模层堆叠，并根据要在图案层中形成的图案来图案化硅硬掩模层。

公开(公告)号：US20070215986A1

公开(公告)日：2007-09-20

申请号：US11376645

申请日：2006-03-15

申请人： Dirk Manger ,  Hocine Boubekeur ,  Martin Verhoeven ,  Nicolas Nagel ,  Thomas Tatry ,  Dirk Caspary ,  Matthias Markert

发明人： Dirk Manger ,  Hocine Boubekeur ,  Martin Verhoeven ,  Nicolas Nagel ,  Thomas Tatry ,  Dirk Caspary ,  Matthias Markert

IPC分类号： H01L23/58 ,  H01L21/467

CPC分类号： H01L21/32139 ,  H01L21/0332 ,  H01L27/105 ,  H01L27/112

摘要： A hard mask layer stack for patterning a layer to be patterned includes a carbon layer disposed on top of the layer to be patterned, a first layer of a material selected from the group of SiO2 and SiON disposed on top of the carbon layer and a silicon layer disposed on top of the first layer. A method of patterning a layer to be patterned includes providing the above described hard mask layer stack on the layer to be patterned and patterning the silicon hard mask layer in accordance with a pattern to be formed in the layer that has to be patterned.

摘要翻译： 用于图案化待图案化层的硬掩模层叠层包括设置在待图案化层的顶部上的碳层，选自第二层由选自SiO 2和SiON中的SiON的材料 碳层顶部和设置在第一层顶部的硅层。 图案化待图案化层的方法包括在待图案化的层上提供上述硬掩模层堆叠，并根据要在图案层中形成的图案来图案化硅硬掩模层。

公开(公告)号：US07462038B2

公开(公告)日：2008-12-09

申请号：US11676622

申请日：2007-02-20

申请人： Roman Knoefler ,  Christoph Kleint ,  Steffen Meyer ,  Nicolas Nagel

发明人： Roman Knoefler ,  Christoph Kleint ,  Steffen Meyer ,  Nicolas Nagel

IPC分类号： H01R12/00

CPC分类号： H01R13/22

摘要： An interconnection structure includes two staggered contact rows of evenly spaced contacts. Each contact row extends along a first direction. The interconnection structure further includes conductive lines extending along a second direction that intersects the first direction. The interconnection structure further includes intermediate contacts, where each intermediate contact is in contact with one of the contacts and one of the conductive lines.

摘要翻译： 互连结构包括具有均匀间隔的接触的两个交错的接触排。 每个接触排沿第一方向延伸。 互连结构还包括沿着与第一方向相交的第二方向延伸的导电线。 互连结构还包括中间触点，其中每个中间触点与触点之一和导线中的一个接触。

公开(公告)号：US07319270B2

公开(公告)日：2008-01-15

申请号：US10929157

申请日：2004-08-30

申请人： Jingyu Lian ,  Chenting Lin ,  Nicolas Nagel ,  Michael Wise

发明人： Jingyu Lian ,  Chenting Lin ,  Nicolas Nagel ,  Michael Wise

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40 ,  H01L27/10 ,  H01L29/74

CPC分类号： H01L28/75 ,  H01L27/10852 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/55 ,  H01L28/65 ,  Y10S257/906 ,  Y10S257/908

摘要： An interconnect includes an opening formed in a dielectric layer. A conductive barrier is deposited in the opening, over which a first conductive layer is deposited. A conductive oxide is deposited over the first conductive layer, and a second conductive layer, formed from the same material as the first conductive layer, is deposited over the conductive liner.

摘要翻译： 互连包括形成在电介质层中的开口。 导电屏障沉积在开口中，在其上沉积第一导电层。 导电氧化物沉积在第一导电层之上，并且由与第一导电层相同的材料形成的第二导电层沉积在导电衬垫上。

公开(公告)号：US20080009115A1

公开(公告)日：2008-01-10

申请号：US11483968

申请日：2006-07-10

申请人： Josef Willer ,  Nicolas Nagel

发明人： Josef Willer ,  Nicolas Nagel

IPC分类号： H01L21/336

CPC分类号： H01L29/7881 ,  H01L27/115 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11568 ,  H01L29/792

摘要： A method of manufacturing at least one NAND-coupled semiconductor component is disclosed. A layer structure is formed on or above a semiconductor substrate. The layer structure is patterned to expose at least one region to be doped. The exposed region is doped and annealed. The patterned layer structure is at least partially removed. Replacing material is formed in the region in which the patterned layer structure has been removed, thereby forming the at least one NAND-coupled semiconductor component.

摘要翻译： 公开了制造至少一个NAND耦合的半导体部件的方法。 在半导体衬底上或上方形成层结构。 图案化层结构以暴露待掺杂的至少一个区域。 曝光区域被掺杂并退火。 图案化层结构至少部分地被去除。 在去除图案层结构的区域中形成更换材料，从而形成至少一个NAND耦合的半导体部件。

公开(公告)号：US20070001305A1

公开(公告)日：2007-01-04

申请号：US11172366

申请日：2005-06-30

申请人： Thomas Mikolajick ,  Torsten Mueller ,  Nicolas Nagel ,  Lars Bach ,  Dominik Olligs ,  Veronika Polei

发明人： Thomas Mikolajick ,  Torsten Mueller ,  Nicolas Nagel ,  Lars Bach ,  Dominik Olligs ,  Veronika Polei

IPC分类号： H01L23/52 ,  H01L21/4763

CPC分类号： H01L21/76816 ,  H01L21/76838 ,  H01L27/115 ,  H01L27/11568

摘要： A semiconductor product includes, a substrate with a first dielectric layer having contact hole fillings for contacting active areas in the substrate. A second dielectric layer with contact holes is provided therein. The contact holes have a width in a first lateral direction. The product further includes conductive lines, each conductive line passing over contact holes in the second dielectric layer and contacting a plurality of contact hole fillings in the first dielectric layer. The conductive lines have a width, in the first lateral direction, that is smaller than the width of the contact holes of the second dielectric layer. The conductive lines are in direct mechanical contact with the contact hole fillings and thereby remove the need to provide any conventional “contact to interconnect” structures.

摘要翻译： 半导体产品包括具有第一电介质层的衬底，该第一电介质层具有用于接触衬底中的有源区的接触孔填充物。 在其中设置有具有接触孔的第二介质层。 接触孔在第一横向具有宽度。 该产品还包括导线，每个导线穿过第二介电层中的接触孔，并接触第一介电层中的多个接触孔填充物。 导电线在第一横向方向上的宽度小于第二介电层的接触孔的宽度。 导线与接触孔填充物直接机械接触，从而消除了提供任何传统的“接触互连”结构的需要。