公开(公告)号：US20140167900A1

公开(公告)日：2014-06-19

申请号：US13715016

申请日：2012-12-14

申请人： Gregorio R. Murtagian ,  Robert L. Sankman ,  Brent S. Stone ,  Kaladhar Radhakrishnan ,  Joshua D. Heppner

发明人： Gregorio R. Murtagian ,  Robert L. Sankman ,  Brent S. Stone ,  Kaladhar Radhakrishnan ,  Joshua D. Heppner

IPC分类号： H01F27/29 ,  H01F41/00

CPC分类号： H01F27/2852 ,  H01F17/045 ,  H01F27/02 ,  H01F27/027 ,  H01F27/06 ,  H01F27/2847 ,  H01F27/292 ,  H01F2027/065 ,  H01F2027/297 ,  H01L2224/16225 ,  H01L2924/181 ,  Y10T29/4902 ,  H01L2924/00012

摘要： Embodiments of the present disclosure are directed towards an inductor structure having one or more strips of conductive material disposed around a core. The strips may have contacts at a first end and a second end of the strips, and may be disposed around the core with a gap between the contacts. The inductor structure may be mounted on a surface of a substrate, and one or more traces may be formed in the surface of the substrate to electrically couple two or more of the strips of conductive material to one another to form inductive coils. Other embodiments may be described and/or claimed.

摘要翻译： 本公开的实施例涉及具有围绕芯设置的一个或多个导电材料条的电感器结构。 条带可以在条的第一端和第二端处具有触点，并且可以在接触件之间具有间隙而围绕芯设置。 电感器结构可以安装在衬底的表面上，并且可以在衬底的表面中形成一个或多个迹线，以将两个或更多个导电材料条彼此电耦合以形成感应线圈。 可以描述和/或要求保护其他实施例。

公开(公告)号：US20080142962A1

公开(公告)日：2008-06-19

申请号：US12039077

申请日：2008-02-28

申请人： Brent S. Stone ,  Dustin P. Wood ,  Kaladhar Radhakrishnan

发明人： Brent S. Stone ,  Dustin P. Wood ,  Kaladhar Radhakrishnan

IPC分类号： H01L23/34 ,  H01L21/02

CPC分类号： H01L23/50 ,  H01L23/49833 ,  H01L23/49838 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

摘要： An integrated circuit package includes a first capacitor supported by a surface of a substrate, and a second capacitor supported by the surface of the substrate. The first capacitor is within a die shadow region, and the second capacitor lies outside of the die shadow region.

摘要翻译： 集成电路封装包括由衬底的表面支撑的第一电容器和由衬底的表面支撑的第二电容器。 第一电容器在阴影区域内，第二电容器位于阴影阴影区域的外部。

公开(公告)号：US07339263B2

公开(公告)日：2008-03-04

申请号：US10880150

申请日：2004-06-28

申请人： Brent S. Stone ,  Dustin P. Wood ,  Kaladhar Radhakrishnan

发明人： Brent S. Stone ,  Dustin P. Wood ,  Kaladhar Radhakrishnan

IPC分类号： H01L23/02

CPC分类号： H01L23/50 ,  H01L23/49833 ,  H01L23/49838 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

摘要： An integrated circuit package includes a first capacitor supported by a surface of a substrate, and a second capacitor supported by the surface of the substrate. The first capacitor is within a die shadow region, and the second capacitor lies outside of the die shadow region.

摘要翻译： 集成电路封装包括由衬底的表面支撑的第一电容器和由衬底的表面支撑的第二电容器。 第一电容器在阴影区域内，第二电容器位于阴影阴影区域的外部。

公开(公告)号：US07687905B2

公开(公告)日：2010-03-30

申请号：US12039077

申请日：2008-02-28

申请人： Brent S. Stone ,  Dustin P. Wood ,  Kaladhar Radhakrishnan

发明人： Brent S. Stone ,  Dustin P. Wood ,  Kaladhar Radhakrishnan

IPC分类号： H01L23/34 ,  H01L21/02

CPC分类号： H01L23/50 ,  H01L23/49833 ,  H01L23/49838 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

摘要： An integrated circuit package includes a first capacitor supported by a surface of a substrate, and a second capacitor supported by the surface of the substrate. The first capacitor is within a die shadow region, and the second capacitor lies outside of the die shadow region.

摘要翻译： 集成电路封装包括由衬底的表面支撑的第一电容器和由衬底的表面支撑的第二电容器。 第一电容器在阴影区域内，第二电容器位于阴影阴影区域的外部。

公开(公告)号：US07220132B2

公开(公告)日：2007-05-22

申请号：US10880149

申请日：2004-06-28

申请人： Brent S. Stone ,  Michael J. Walk

发明人： Brent S. Stone ,  Michael J. Walk

IPC分类号： H01R12/00

CPC分类号： H05K7/1069

摘要： A electrical interface for an electronic package, using lands on the package which are non-planar with metal layers within the package. This non-planar or tilted land grid array (TLGA) package is assembled with a complementary TLGA socket to make electronic connection to the package.

摘要翻译： 一种用于电子封装的电接口，其使用与封装内的金属层非平面的封装上的焊盘。 这种非平面或倾斜的焊盘格栅阵列（TLGA）封装与互补的TLGA插座组装在一起，以使电子连接到封装。

公开(公告)号：US07114959B2

公开(公告)日：2006-10-03

申请号：US10925451

申请日：2004-08-25

申请人： Brent S. Stone ,  Joel A. Auernheimer

发明人： Brent S. Stone ,  Joel A. Auernheimer

IPC分类号： H01R12/00 ,  H05K1/00

CPC分类号： H01R13/2442 ,  H01R13/6466 ,  H01R13/6471 ,  H01R13/6474 ,  H01R13/6589 ,  H01R2201/20

摘要： A grounded conductive plate in a land grid array package assembly includes a plurality of openings. The openings allow contacts from the socket to pass through to contact a package. The diameter of each opening is customizable to produce desired impedance between the contacts and the conductive plate. Impedance discontinuity seen by signals passing through the socket may be reduced.

摘要翻译： 地面阵列封装组件中的接地导电板包括多个开口。 开口允许来自插座的触点通过以接触封装。 每个开口的直径是可定制的，以在触头和导电板之间产生所需的阻抗。 可能会减少通过插座的信号所产生的阻抗不连续性。

公开(公告)号：US06724077B2

公开(公告)日：2004-04-20

申请号：US09986715

申请日：2001-11-09

申请人： Tim M. Gates ,  Brent S. Stone

发明人： Tim M. Gates ,  Brent S. Stone

IPC分类号： H01L2352

CPC分类号： H01L23/49811 ,  H01L2924/0002 ,  H01L2924/00

摘要： A fabrication method and semiconductor package provide enhanced performance. The semiconductor package includes a semiconductor die having an integrated circuit (IC), and a substrate having a die side coupled to the IC. A plurality of multi-signal bus bars is coupled to a socket side of the substrate such that the bus bars enable I/O signals to be transported between the substrate and a socket.

摘要翻译： 制造方法和半导体封装提供增强的性能。 半导体封装包括具有集成电路（IC）的半导体管芯和具有与IC连接的管芯侧的衬底。 多个多信号母线耦合到衬底的插座侧，使得母线使得能够在衬底和插座之间传输I / O信号。

公开(公告)号：US06713684B2

公开(公告)日：2004-03-30

申请号：US09985126

申请日：2001-11-01

申请人： Brent S. Stone

发明人： Brent S. Stone

IPC分类号： H05K116

CPC分类号： H01L23/49827 ,  H01L23/49805 ,  H01L23/49811 ,  H01L2924/0002 ,  H05K7/1076 ,  H01L2924/00

摘要： A chip interface assembly and method of assembling a chip interface provide enhanced performance. The chip interface assembly includes a semiconductor package and a socket. The semiconductor package has a female contact architecture, where the female contact architecture is mated with a male contact architecture of the socket. By reversing the traditional male/female arrangement of conventional interconnection interfaces, difficulties associated with signaling throughput, clearance, hardware complexity and electrical losses can be obviated.

摘要翻译： 芯片接口组件和组装芯片接口的方法提供增强的性能。 芯片接口组件包括半导体封装和插座。 半导体封装具有母接触结构，其中母接触结构与插座的阳接触结构配合。 通过扭转常规互连接口的传统的男/女配置，可以避免与信令吞吐量，间隙，硬件复杂性和电损耗相关联的困难。

公开(公告)号：US07034390B2

公开(公告)日：2006-04-25

申请号：US10670210

申请日：2003-09-26

申请人： Tim M. Gates ,  Brent S. Stone

发明人： Tim M. Gates ,  Brent S. Stone

IPC分类号： H01L23/52

CPC分类号： H01L23/49811 ,  H01L2924/0002 ,  H01L2924/00

摘要： A fabrication method and semiconductor package provide enhanced performance. The semiconductor package includes a semiconductor die having an integrated circuit (IC), and a substrate having a die side coupled to the IC. A plurality of multi-signal bus bars is coupled to a socket side of the substrate such that the bus bars enable I/O signals to be transported between the substrate and a socket.

公开(公告)号：US20140268577A1

公开(公告)日：2014-09-18

申请号：US13826614

申请日：2013-03-14

申请人： Rajasekaran Raja Swaminathan ,  Donald T. Tran ,  Brent S. Stone ,  Ram Viswanath

发明人： Rajasekaran Raja Swaminathan ,  Donald T. Tran ,  Brent S. Stone ,  Ram Viswanath

IPC分类号： H05K1/11 ,  H05K1/02

CPC分类号： H05K1/11 ,  H01R12/62 ,  H05K1/0204 ,  H05K1/0298 ,  H05K1/111 ,  H05K1/117 ,  H05K1/181 ,  H05K2201/094 ,  H05K2201/10189 ,  H05K2201/10356 ,  H05K2201/10378 ,  Y02P70/611

摘要： This disclosure relates generally to a chip package assembly arranged to be electrically coupled to a circuit board including a plurality of circuit board contacts. The chip package assembly may include a chip package including a first side and a second side, the second side including a first plurality of contacts arranged to be electrically coupled to the plurality of circuit board contacts and a second plurality of contacts arranged to be electrically coupled to a remote device via a connector assembly.

摘要翻译： 本公开总体上涉及一种芯片封装组件，其被布置为电耦合到包括多个电路板触点的电路板。 芯片封装组件可以包括包括第一侧和第二侧的芯片封装，第二侧包括布置成电耦合到多个电路板触点的第一多个触点，以及布置成电耦合的第二多个触点 通过连接器组件连接到远程设备。