利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

56 条记录 (耗时 0.039 秒)

    Method of forming contact openings
    1.
    发明授权
    Method of forming contact openings 有权
    形成接触孔的方法

    公开(公告)号：US06756315B1

    公开(公告)日：2004-06-29

    申请号：US09672836

    申请日：2000-09-29

    申请人： Hanna Bamnolker ,  Prashant Phatak ,  Usha Raghuram ,  Sam Geha

    发明人： Hanna Bamnolker ,  Prashant Phatak ,  Usha Raghuram ,  Sam Geha

    IPC分类号： H01L21302

    CPC分类号： H01L21/02063 ,  H01L21/76802 ,  H01L21/76814

    摘要： The present invention provides a method of forming, in semiconductor substrates, contact openings having low contact resistance. The method involves, in particular, the introduction of a “soft etch” cleaning step that is used to clean the bottom of the contact openings. The “soft etch” cleaning step uses fluorocarbon chemistry. It is shown that the resulting resistance of the contact openings is reduced.

    摘要翻译： 本发明提供了一种在半导体衬底中形成具有低接触电阻的接触开口的方法。 该方法特别涉及引入用于清洁接触开口底部的“软蚀刻”清洁步骤。 “软蚀刻”清洁步骤使用碳氟化合物。 显示出所产生的接触开口的电阻降低。

    Confinement techniques for non-volatile resistive-switching memories
    2.
    发明授权
    Confinement techniques for non-volatile resistive-switching memories 有权
    非易失性电阻式开关存储器的限制技术

    公开(公告)号：US08525297B2

    公开(公告)日：2013-09-03

    申请号：US13561253

    申请日：2012-07-30

    申请人： Prashant Phatak

    发明人： Prashant Phatak

    IPC分类号： H01L29/00

    CPC分类号： H01L45/08 ,  H01L27/2436 ,  H01L45/10 ,  H01L45/1233 ,  H01L45/1246 ,  H01L45/146 ,  H01L45/1616 ,  H01L45/1625

    摘要： Confinement techniques for non-volatile resistive-switching memories are described, including a memory element having a first electrode, a second electrode, a metal oxide between the first electrode and the second electrode. A resistive switching memory element described herein includes a first electrode adjacent to an interlayer dielectric, a spacer over at least a portion of the interlayer dielectric and over a portion of the first electrode and a metal oxide layer over the spacer and the first electrode such that an interface between the metal oxide layer and the electrode is smaller than a top surface of the electrode.

    摘要翻译： 描述了用于非易失性电阻式切换存储器的约束技术，包括在第一电极和第二电极之间具有第一电极，第二电极，金属氧化物的存储元件。 本文所述的电阻式开关存储元件包括与层间电介质相邻的第一电极，在层间电介质的至少一部分上方的间隔物，并且在第一电极的一部分上方以及在间隔物和第一电极上方的金属氧化物层，使得 金属氧化物层和电极之间的界面小于电极的顶面。

    Biploar resistive-switching memory with a single diode per memory cell
    6.
    发明授权
    Biploar resistive-switching memory with a single diode per memory cell 有权
    每个存储单元具有单个二极管的双极电阻开关存储器

    公开(公告)号：US08072795B1

    公开(公告)日：2011-12-06

    申请号：US12607898

    申请日：2009-10-28

    申请人： Yun Wang ,  Prashant Phatak ,  Tony Chiang

    发明人： Yun Wang ,  Prashant Phatak ,  Tony Chiang

    IPC分类号： G11C11/00 ,  G11C11/36

    CPC分类号： G11C13/02 ,  G11C7/00 ,  G11C11/36 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/0021 ,  G11C13/0069 ,  G11C13/04 ,  G11C2013/0073 ,  G11C2013/0092 ,  G11C2213/72

    摘要： According to various embodiments, a resistive-switching memory element and memory element array that uses a bipolar switching includes a select element comprising only a single diode that is not a Zener diode. The resistive-switching memory elements described herein can switch even when a switching voltage less than the breakdown voltage of the diode is applied in the reverse-bias direction of the diode. The memory elements are able to switch during the very brief period when a transient pulse voltage is visible to the memory element, and therefore can use a single diode per memory cell.

    摘要翻译： 根据各种实施例，使用双极开关的电阻式开关存储器元件和存储元件阵列包括仅包括不是齐纳二极管的单个二极管的选择元件。 即使当在二极管的反向偏置方向上施加小于二极管的击穿电压的开关电压时，本文所述的电阻式开关存储元件也可以切换。 存储器元件能够在瞬态脉冲电压对存储元件可见时的非常短的时间内进行切换，因此每个存储器单元可以使用单个二极管。

    Methods of Combinatorial Processing for Screening Multiple Samples on a Semiconductor Substrate
    7.
    发明申请
    Methods of Combinatorial Processing for Screening Multiple Samples on a Semiconductor Substrate 有权
    在半导体基板上筛选多个样品的组合处理方法

    公开(公告)号：US20100001269A1

    公开(公告)日：2010-01-07

    申请号：US12167118

    申请日：2008-07-02

    申请人： Gaurav Verma ,  Kurt Weiner ,  Prashant Phatak ,  Imran Hashim ,  Sandra Malhotra ,  Tony Chiang

    发明人： Gaurav Verma ,  Kurt Weiner ,  Prashant Phatak ,  Imran Hashim ,  Sandra Malhotra ,  Tony Chiang

    IPC分类号： C23C16/00 ,  H01L21/66 ,  H01L23/58

    CPC分类号： G01R31/2831 ,  G01R31/2834 ,  H01L22/34

    摘要： In embodiments of the current invention, methods of combinatorial processing and a test chip for use in these methods are described. These methods and test chips enable the efficient development of materials, processes, and process sequence integration schemes for semiconductor manufacturing processes. In general, the methods simplify the processing sequence of forming devices or partially formed devices on a test chip such that the devices can be tested immediately after formation. The immediate testing allows for the high throughput testing of varied materials, processes, or process sequences on the test chip. The test chip has multiple site isolated regions where each of the regions is varied from one another and the test chip is designed to enable high throughput testing of the different regions.

    摘要翻译： 在本发明的实施例中，描述了用于这些方法的组合处理方法和测试芯片。 这些方法和测试芯片能够有效地开发用于半导体制造工艺的材料，工艺和工艺顺序集成方案。 通常，这些方法简化了在测试芯片上形成器件或部分形成的器件的处理顺序，使得器件可以在形成后立即进行测试。 即时测试允许测试芯片上各种材料，工艺或工艺顺序的高通量测试。 测试芯片具有多个位置隔离区域，其中每个区域彼此变化，并且测试芯片被设计为能够实现不同区域的高通量测试。

    REDUCTION OF FORMING VOLTAGE IN SEMICONDUCTOR DEVICES
    8.
    发明申请
    REDUCTION OF FORMING VOLTAGE IN SEMICONDUCTOR DEVICES 有权
    减少半导体器件中的成形电压

    公开(公告)号：US20090272962A1

    公开(公告)日：2009-11-05

    申请号：US12391784

    申请日：2009-02-24

    申请人： Pragati Kumar ,  Yun Wang ,  Prashant Phatak ,  Tony P. Chiang

    发明人： Pragati Kumar ,  Yun Wang ,  Prashant Phatak ,  Tony P. Chiang

    IPC分类号： H01L45/00 ,  H01L21/28

    CPC分类号： H01L45/146 ,  G11C13/0002 ,  G11C2013/0083 ,  G11C2213/51 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/08 ,  H01L45/10 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/1625 ,  H01L45/1641

    摘要： This disclosure provides a nonvolatile memory device and related methods of manufacture and operation. The device may include one or more resistive random access memory (RRAM) that use techniques to provide a memory device with more predictable operation. In particular, forming voltage required by particular designs may be reduced through the use of a barrier layer, a reverse polarity forming voltage pulse, a forming voltage pulse where electrons are injected from a lower work function electrode, or through the use of an anneal in a reducing environment. One or more of these techniques may be applied, depending on desired application and results.

    摘要翻译： 本公开提供了一种非易失性存储器件及相关的制造和操作方法。 该设备可以包括使用技术来向存储器设备提供更可预测的操作的一个或多个电阻随机存取存储器（RRAM）。 特别地，可以通过使用阻挡层，反极性形成电压脉冲，形成电压脉冲（其中电子从下功能电极注入）或通过使用退火进行退火来降低特定设计所需的形成电压 减少环境。 可以根据期望的应用和结果应用这些技术中的一种或多种。

    ALD processing techniques for forming non-volatile resistive-switching memories
    10.
    发明授权
    ALD processing techniques for forming non-volatile resistive-switching memories 有权
    用于形成非易失性电阻式切换存储器的ALD处理技术

    公开(公告)号：US08481338B2

    公开(公告)日：2013-07-09

    申请号：US13184335

    申请日：2011-07-15

    申请人： Nobi Fuchigami ,  Pragati Kumar ,  Prashant Phatak

    发明人： Nobi Fuchigami ,  Pragati Kumar ,  Prashant Phatak

    IPC分类号： H01L21/00

    CPC分类号： H01L45/146 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/08 ,  H01L45/10 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/1616

    摘要： ALD processing techniques for forming non-volatile resistive-switching memories are described. In one embodiment, a method includes forming a first electrode on a substrate, maintaining a pedestal temperature for an atomic layer deposition (ALD) process of less than 100° Celsius, forming at least one metal oxide layer over the first electrode, wherein the forming the at least one metal oxide layer is performed using the ALD process using a purge duration of less than 20 seconds, and forming a second electrode over the at least one metal oxide layer.

    摘要翻译： 描述用于形成非易失性电阻式切换存储器的ALD处理技术。 在一个实施例中，一种方法包括在衬底上形成第一电极，保持小于100℃的原子层沉积（ALD）工艺的基座温度，在第一电极上形成至少一个金属氧化物层，其中形成 所述至少一个金属氧化物层使用ALD工艺，使用小于20秒的吹扫持续时间，并在所述至少一个金属氧化物层上形成第二电极。