公开(公告)号：US08390120B2

公开(公告)日：2013-03-05

申请号：US12913748

申请日：2010-10-27

申请人： Kwang-Jin Moon ,  Pil-Kyu Kang ,  Dae-Lok Bae ,  Gil-Heyun Choi ,  Byung-Lyul Park ,  Dong-Chan Lim ,  Deok-Young Jung

发明人： Kwang-Jin Moon ,  Pil-Kyu Kang ,  Dae-Lok Bae ,  Gil-Heyun Choi ,  Byung-Lyul Park ,  Dong-Chan Lim ,  Deok-Young Jung

IPC分类号： H01L23/48

CPC分类号： H01L25/0657 ,  H01L23/481 ,  H01L23/528 ,  H01L2224/16146 ,  H01L2225/06541 ,  H01L2924/01327 ,  H01L2924/00

摘要： A semiconductor device includes a via structure and a conductive structure. The via structure has a surface with a planar portion and a protrusion portion. The conductive structure is formed over at least part of the planar portion and not over at least part of the protrusion portion of the via structure. For example, the conductive structure is formed only onto the planar portion and not onto any of the protrusion portion for forming high quality connection between the conductive structure and the via structure.

摘要翻译： 半导体器件包括通孔结构和导电结构。 通孔结构具有平坦部分和突出部分的表面。 导电结构形成在平面部分的至少一部分上，而不是在通孔结构的突出部分的至少一部分之上。 例如，导电结构仅形成在平面部分上，而不形成在任何突出部分上，用于在导电结构和通孔结构之间形成高质量的连接。

公开(公告)号：US20140217603A1

公开(公告)日：2014-08-07

申请号：US13756593

申请日：2013-02-01

申请人： Kwang-jin Moon ,  Pil-Kyu Kang ,  Dae-Lok Bae ,  Gil-Heyun Choi ,  Byung-Lyul Park ,  Dong-Chan Lim ,  Deok-Young Jung

发明人： Kwang-jin Moon ,  Pil-Kyu Kang ,  Dae-Lok Bae ,  Gil-Heyun Choi ,  Byung-Lyul Park ,  Dong-Chan Lim ,  Deok-Young Jung

IPC分类号： H01L23/498

CPC分类号： H01L23/49827 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5223 ,  H01L23/5226 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device includes a via structure and a conductive structure. The via structure has a surface with a planar portion and a protrusion portion. The conductive structure is formed over at least part of the planar portion and not over at least part of the protrusion portion of the via structure. For example, the conductive structure is formed only onto the planar portion and not onto any of the protrusion portion for forming high quality connection between the conductive structure and the via structure.

摘要翻译： 半导体器件包括通孔结构和导电结构。 通孔结构具有平坦部分和突出部分的表面。 导电结构形成在平面部分的至少一部分上，而不是在通孔结构的突出部分的至少一部分之上。 例如，导电结构仅形成在平面部分上，而不形成在任何突出部分上，用于在导电结构和通孔结构之间形成高质量的连接。

公开(公告)号：US20110316168A1

公开(公告)日：2011-12-29

申请号：US12913748

申请日：2010-10-27

申请人： Kwang-Jin Moon ,  Pil-Kyu Kang ,  Dae-Lok Bae ,  Gil-Heyun Choi ,  Byung-Lyul Park ,  Dong-Chan Lim ,  Deok-Young Jung

发明人： Kwang-Jin Moon ,  Pil-Kyu Kang ,  Dae-Lok Bae ,  Gil-Heyun Choi ,  Byung-Lyul Park ,  Dong-Chan Lim ,  Deok-Young Jung

IPC分类号： H01L23/48 ,  H01L21/768

CPC分类号： H01L25/0657 ,  H01L23/481 ,  H01L23/528 ,  H01L2224/16146 ,  H01L2225/06541 ,  H01L2924/01327 ,  H01L2924/00

摘要： A semiconductor device includes a via structure and a conductive structure. The via structure has a surface with a planar portion and a protrusion portion. The conductive structure is formed over at least part of the planar portion and not over at least part of the protrusion portion of the via structure. For example, the conductive structure is formed only onto the planar portion and not onto any of the protrusion portion for forming high quality connection between the conductive structure and the via structure.

摘要翻译： 半导体器件包括通孔结构和导电结构。 通孔结构具有平坦部分和突出部分的表面。 导电结构形成在平面部分的至少一部分上，而不是在通孔结构的突出部分的至少一部分之上。 例如，导电结构仅形成在平面部分上，而不形成在任何突出部分上，用于在导电结构和通孔结构之间形成高质量的连接。

公开(公告)号：US20120132986A1

公开(公告)日：2012-05-31

申请号：US13251676

申请日：2011-10-03

申请人： Pil-Kyu Kang ,  Dae-Lok Bae ,  Gil-Heyun Choi ,  Suk-Chul Bang ,  Byung-Lyul Park ,  Kwang-Jin Moon ,  Dong-Chan Lim ,  Deok-Young Jung

发明人： Pil-Kyu Kang ,  Dae-Lok Bae ,  Gil-Heyun Choi ,  Suk-Chul Bang ,  Byung-Lyul Park ,  Kwang-Jin Moon ,  Dong-Chan Lim ,  Deok-Young Jung

IPC分类号： H01L29/78 ,  H01L27/092 ,  H01L21/8238

CPC分类号： H01L27/088 ,  H01L21/823487 ,  H01L27/1207

摘要： A semiconductor device includes a substrate having a plurality of horizontal channel transistors formed thereon, an insulation layer structure on the substrate and covering the horizontal transistors, and a plurality of vertical channel transistors on the insulation layer structure.

摘要翻译： 半导体器件包括其上形成有多个水平沟道晶体管的衬底，在衬底上的绝缘层结构并覆盖水平晶体管，以及在绝缘层结构上的多个垂直沟道晶体管。

公开(公告)号：US08546162B2

公开(公告)日：2013-10-01

申请号：US13243763

申请日：2011-09-23

申请人： Dae-Lok Bae ,  Byung-Lyul Park ,  Pil-Kyu Kang ,  Gil-Heyun Choi ,  Kwang-Jin Moon

发明人： Dae-Lok Bae ,  Byung-Lyul Park ,  Pil-Kyu Kang ,  Gil-Heyun Choi ,  Kwang-Jin Moon

IPC分类号： H01L21/00

CPC分类号： G02B6/138 ,  G02B6/136

摘要： A method for forming a light guide layer with improved transmission reliability in a semiconductor substrate, the method including forming a trench in the semiconductor substrate, forming a cladding layer and a preliminary light guide layer in the trench such that only one of opposite side end portions of the preliminary light guide layer is in contact with an inner sidewall of the trench, and performing a thermal treatment on the substrate to change the preliminary light guide layer into the light guide layer.

摘要翻译： 一种在半导体衬底中形成具有改善的透射可靠性的导光层的方法，所述方法包括在所述半导体衬底中形成沟槽，在所述沟槽中形成包覆层和预备导光层，使得只有一个相对侧端部 所述预备光导层与所述沟槽的内侧壁接触，并对所述基板进行热处理，以将所述初步导光层改变为所述导光层。

公开(公告)号：US20120088323A1

公开(公告)日：2012-04-12

申请号：US13243763

申请日：2011-09-23

申请人： DAE-LOK BAE ,  Byung-Lyul Park ,  Pil-Kyu Kang ,  Gil-Heyun Choi ,  Kwang-Jin Moon

发明人： DAE-LOK BAE ,  Byung-Lyul Park ,  Pil-Kyu Kang ,  Gil-Heyun Choi ,  Kwang-Jin Moon

IPC分类号： H01L33/58 ,  H01L33/02

CPC分类号： G02B6/138 ,  G02B6/136

摘要： A method for forming a light guide layer with improved transmission reliability in a semiconductor substrate, the method including forming a trench in the semiconductor substrate, forming a cladding layer and a preliminary light guide layer in the trench such that only one of opposite side end portions of the preliminary light guide layer is in contact with an inner sidewall of the trench, and performing a thermal treatment on the substrate to change the preliminary light guide layer into the light guide layer.

摘要翻译： 一种在半导体衬底中形成具有改善的透射可靠性的导光层的方法，所述方法包括在所述半导体衬底中形成沟槽，在所述沟槽中形成包覆层和预备导光层，使得只有一个相对侧端部 所述预备光导层与所述沟槽的内侧壁接触，并对所述基板进行热处理，以将所述初步导光层改变为所述导光层。

公开(公告)号：US20110318923A1

公开(公告)日：2011-12-29

申请号：US12913753

申请日：2010-10-27

申请人： Byung-Lyul Park ,  Gil-Heyun Choi ,  Suk-Chul Bang ,  Kwang-Jin Moon ,  Dong-Chan Lim ,  Deok-Young Jung

发明人： Byung-Lyul Park ,  Gil-Heyun Choi ,  Suk-Chul Bang ,  Kwang-Jin Moon ,  Dong-Chan Lim ,  Deok-Young Jung

IPC分类号： H01L21/768

CPC分类号： H01L21/76898 ,  H01L21/76801 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06541

摘要： For forming a semiconductor device, a via structure is formed through at least one dielectric layer and at least a portion of a substrate. In addition, a protective buffer layer is formed onto the via structure. Furthermore, a conductive structure for an integrated circuit is formed over the substrate after forming the via structure and the protective buffer layer, with the conductive structure not being formed over the via structure. Thus, deterioration of the conductive and via structures is minimized.

摘要翻译： 为了形成半导体器件，通过至少一个电介质层和至少一部分衬底形成通孔结构。 此外，在通孔结构上形成保护缓冲层。 此外，在形成通孔结构和保护缓冲层之后，在衬底上形成用于集成电路的导电结构，其中导电结构不在过孔结构上形成。 因此，导电和通孔结构的劣化被最小化。

公开(公告)号：US08847399B2

公开(公告)日：2014-09-30

申请号：US13287317

申请日：2011-11-02

申请人： Byung-Lyul Park ,  Gil-Heyun Choi ,  Suk-Chul Bang ,  Kwang-Jin Moon ,  Dong-Chan Lim ,  Deok-Young Jung

发明人： Byung-Lyul Park ,  Gil-Heyun Choi ,  Suk-Chul Bang ,  Kwang-Jin Moon ,  Dong-Chan Lim ,  Deok-Young Jung

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L23/40 ,  H01L21/768 ,  H01L25/065 ,  H01L25/18

CPC分类号： H01L21/76898 ,  H01L21/76801 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/16 ,  H01L2225/06513 ,  H01L2225/06541

摘要： For forming a semiconductor device, a via structure is formed through at least one dielectric layer and at least a portion of a substrate. In addition, a protective buffer layer is formed onto the via structure. Furthermore, a conductive structure for an integrated circuit is formed over the substrate after forming the via structure and the protective buffer layer, with the conductive structure not being formed over the via structure. Thus, deterioration of the conductive and via structures is minimized.

摘要翻译： 为了形成半导体器件，通过至少一个电介质层和至少一部分衬底形成通孔结构。 此外，在通孔结构上形成保护缓冲层。 此外，在形成通孔结构和保护缓冲层之后，在衬底上形成用于集成电路的导电结构，其中导电结构不在过孔结构上形成。 因此，导电和通孔结构的劣化被最小化。

公开(公告)号：US08592310B2

公开(公告)日：2013-11-26

申请号：US13240040

申请日：2011-09-22

申请人： Byung-Lyul Park ,  Gil-Heyun Choi ,  Suk-Chul Bang ,  Kwang-Jin Moon ,  Dong-Chan Lim ,  Deok-Young Jung

发明人： Byung-Lyul Park ,  Gil-Heyun Choi ,  Suk-Chul Bang ,  Kwang-Jin Moon ,  Dong-Chan Lim ,  Deok-Young Jung

IPC分类号： H01L21/44

CPC分类号： H01L21/76898 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L24/16 ,  H01L24/81 ,  H01L25/0657 ,  H01L2221/68327 ,  H01L2224/03452 ,  H01L2224/03462 ,  H01L2224/03464 ,  H01L2224/036 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05018 ,  H01L2224/05556 ,  H01L2224/05557 ,  H01L2224/05558 ,  H01L2224/05559 ,  H01L2224/05609 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/16145 ,  H01L2224/16148 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/81191 ,  H01L2224/81815 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2924/01029 ,  H01L2924/01327 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2224/05655 ,  H01L2924/00 ,  H01L2924/00012

摘要： In methods of manufacturing a semiconductor device, a substrate having a first surface and a second surface opposite to the first surface is prepared. A sacrificial layer pattern is formed in a region of the substrate that a through electrode will be formed. The sacrificial layer pattern extends from the first surface of the substrate in a thickness direction of the substrate. An upper wiring layer is formed on the first surface of the substrate. The upper wiring layer includes a wiring on the sacrificial layer pattern. The second surface of the substrate is partially removed to expose the sacrificial layer pattern. The sacrificial layer pattern is removed from the second surface of the substrate to form an opening that exposes the wiring. A through electrode is formed in the opening to be electrically connected to the wiring.

摘要翻译： 在制造半导体器件的方法中，制备具有与第一表面相对的第一表面和第二表面的衬底。 在基板的形成有通孔的区域中形成牺牲层图案。 牺牲层图案在基板的厚度方向上从基板的第一表面延伸。 在衬底的第一表面上形成上部布线层。 上部布线层包括牺牲层图案上的布线。 部分去除衬底的第二表面以暴露牺牲层图案。 牺牲层图案从基板的第二表面移除以形成露出布线的开口。 通孔形成在开口中以与布线电连接。

公开(公告)号：US08497157B2

公开(公告)日：2013-07-30

申请号：US13459468

申请日：2012-04-30

申请人： Kwang-Jin Moon ,  Byung-Lyul Park ,  Do-Sun Lee ,  Gil-Heyun Choi ,  Suk-Chul Bang ,  Dong-Chan Lim ,  Deok-Young Jung

发明人： Kwang-Jin Moon ,  Byung-Lyul Park ,  Do-Sun Lee ,  Gil-Heyun Choi ,  Suk-Chul Bang ,  Dong-Chan Lim ,  Deok-Young Jung

IPC分类号： H01L21/00 ,  H01L21/324

CPC分类号： H01L21/2885 ,  H01L21/76898 ,  H01L25/0657 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/15311

摘要： In a method of manufacturing a semiconductor device, a front end of line (FEOL) process may be performed on a semiconductor substrate to form a semiconductor structure. A back end of line (BEOL) process may be performed on the semiconductor substrate to form a wiring structure electrically connected to the semiconductor structure, thereby formed a semiconductor chip. A hole may be formed through a part of the semiconductor chip. A preliminary plug may have a dimple in the hole. The preliminary plug may be expanded into the dimple by a thermal treatment process to form a plug. Thus, the plug may not have a protrusion protruding from the upper surface of the semiconductor chip, so that the plug may be formed by the single CMP process.

摘要翻译： 在制造半导体器件的方法中，可以在半导体衬底上执行前端（FEOL）工艺以形成半导体结构。 可以在半导体基板上进行后端（BEOL）处理，以形成与半导体结构电连接的布线结构，从而形成半导体芯片。 可以通过半导体芯片的一部分形成孔。 初步插头可能在孔中有一个凹坑。 预先塞子可以通过热处理过程扩展到凹坑中以形成塞子。 因此，插头可以不具有从半导体芯片的上表面突出的突起，从而可以通过单个CMP工艺形成插头。