公开(公告)号：US08211793B2

公开(公告)日：2012-07-03

申请号：US12714704

申请日：2010-03-01

申请人： Jong-Myeong Lee ,  Sang-Woo Lee ,  Gil-Heyun Choi ,  Jong-Won Hong ,  Kyung-In Choi ,  Hyun-Bae Lee

发明人： Jong-Myeong Lee ,  Sang-Woo Lee ,  Gil-Heyun Choi ,  Jong-Won Hong ,  Kyung-In Choi ,  Hyun-Bae Lee

IPC分类号： H01L21/4763

CPC分类号： H01L21/76804 ,  H01L21/76843 ,  H01L23/5226 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A structure and formation method for electrically connecting aluminum and copper interconnections stabilize a semiconductor metallization process using an inner shape electrically connecting the aluminum and copper interconnections. To this end, a copper interconnection is disposed on a semiconductor substrate. An interconnection induction layer and an interconnection insertion layer are sequentially formed on the copper interconnection to have a contact hole exposing the copper interconnection. An upper diameter of the contact hole may be formed to be larger than a lower diameter thereof. A barrier layer and an aluminum interconnection are filled in the contact hole. The aluminum interconnection is formed not to directly contact the copper interconnection through the contact hole.

摘要翻译： 用于电连接铝和铜互连的结构和形成方法使用电连接铝和铜互连的内部形状来稳定半导体金属化工艺。 为此，铜互连设置在半导体衬底上。 互连感应层和互连插入层依次形成在铜互连上以具有暴露铜互连的接触孔。 接触孔的上直径可以形成为大于其直径。 阻挡层和铝互连填充在接触孔中。 铝互连形成为不通过接触孔直接接触铜互连。

公开(公告)号：US20090166868A1

公开(公告)日：2009-07-02

申请号：US12011750

申请日：2008-01-29

申请人： Jong-Myeong Lee ,  Gil-Heyun Choi ,  Jong-Won Hong ,  Hyun Park ,  Kyung-In Choi ,  Hyun-Bae Lee

发明人： Jong-Myeong Lee ,  Gil-Heyun Choi ,  Jong-Won Hong ,  Hyun Park ,  Kyung-In Choi ,  Hyun-Bae Lee

IPC分类号： H01L23/52 ,  H01L21/4763

CPC分类号： H01L21/76849 ,  H01L21/7684 ,  H01L21/76867 ,  H01L21/76897 ,  H01L23/5226 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device includes a first interlayer dielectric including a trench on a semiconductor layer, a mask pattern on the first interlayer dielectric, a first conductive pattern in the trench, and a second interlayer dielectric on the mask pattern. The second interlayer dielectric includes an opening over the first conductive pattern. A second conductive pattern is in the opening and is electrically connected to the first conductive pattern. The first conductive pattern has an upper surface lower than an upper surface of the mask pattern.

摘要翻译： 半导体器件包括在半导体层上包括沟槽的第一层间电介质，第一层间电介质上的掩模图案，沟槽中的第一导电图案和掩模图案上的第二层间电介质。 第二层间电介质包括在第一导电图案上的开口。 第二导电图案在开口中并且电连接到第一导电图案。 第一导电图案具有比掩模图案的上表面低的上表面。

公开(公告)号：US20080054468A1

公开(公告)日：2008-03-06

申请号：US11892089

申请日：2007-08-20

申请人： Kyung-In Choi ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jong-Myeong Lee ,  Jong-Won Hong ,  Hyun-Bae Lee

发明人： Kyung-In Choi ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jong-Myeong Lee ,  Jong-Won Hong ,  Hyun-Bae Lee

IPC分类号： H01L23/52 ,  H01L21/4763

CPC分类号： H01L21/76868 ,  H01L21/76843 ,  H01L21/76877 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

摘要： An example embodiment provides a method of forming a conductive pattern in a semiconductor device. The method includes forming one or more dielectric layers over a first conductive pattern formed on a substrate; forming an opening in the one or more dielectric layers to expose a portion of the first conductive pattern, forming a growth promoting layer over the exposed portion of the first conductive pattern and the one or more dielectric layers, forming a growth inhibiting layer over a portion of the growth promoting layer, and forming the second conductive layer in the opening.

摘要翻译： 示例性实施例提供了在半导体器件中形成导电图案的方法。 该方法包括在形成在衬底上的第一导电图案上形成一个或多个电介质层; 在所述一个或多个电介质层中形成开口以暴露所述第一导电图案的一部分，在所述第一导电图案和所述一个或多个介电层的暴露部分上形成增长促进层，在所述第一导电图案的一部分上形成生长抑制层 的生长促进层，并且在开口中形成第二导电层。

公开(公告)号：US07816255B2

公开(公告)日：2010-10-19

申请号：US12112135

申请日：2008-04-30

申请人： Kyung-In Choi ,  Gil-Heyun Choi ,  Hyun-Bae Lee ,  Jong-Won Hong ,  Jong-Myeong Lee

发明人： Kyung-In Choi ,  Gil-Heyun Choi ,  Hyun-Bae Lee ,  Jong-Won Hong ,  Jong-Myeong Lee

IPC分类号： H01L21/4763 ,  H01L23/48

CPC分类号： H01L21/76843 ,  H01L21/76846 ,  H01L21/76856 ,  H01L21/76862 ,  H01L21/76877 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/03602 ,  H01L2224/05124 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/0104 ,  H01L2924/01041 ,  H01L2924/01042 ,  H01L2924/01044 ,  H01L2924/01045 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01076 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/19043 ,  H01L2924/3011 ,  H01L2924/00014

摘要： Methods of forming a semiconductor device that includes a diffusion barrier film are provided. The diffusion barrier film includes a metal nitride formed by using a MOCVD process and partially treated with a plasma treatment. Thus, a specific resistance of the diffusion barrier film can be decreased, and the diffusion barrier film may have distinguished barrier characteristics.

摘要翻译： 提供了形成包括扩散阻挡膜的半导体器件的方法。 扩散阻挡膜包括通过使用MOCVD工艺形成并通过等离子体处理部分处理的金属氮化物。 因此，可以减小扩散阻挡膜的电阻率，并且扩散阻挡膜可能具有显着的屏障特性。

公开(公告)号：US20100151674A1

公开(公告)日：2010-06-17

申请号：US12714704

申请日：2010-03-01

申请人： Jong-Myeong Lee ,  Sang-Woo Lee ,  Gil-Heyun Choi ,  Jong-Won Hong ,  Kyung-In Choi ,  Hyun-Bae Lee

发明人： Jong-Myeong Lee ,  Sang-Woo Lee ,  Gil-Heyun Choi ,  Jong-Won Hong ,  Kyung-In Choi ,  Hyun-Bae Lee

IPC分类号： H01L21/768

CPC分类号： H01L21/76804 ,  H01L21/76843 ,  H01L23/5226 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A structure and formation method for electrically connecting aluminum and copper interconnections stabilize a semiconductor metallization process using an inner shape electrically connecting the aluminum and copper interconnections. To this end, a copper interconnection is disposed on a semiconductor substrate. An interconnection induction layer and an interconnection insertion layer are sequentially formed on the copper interconnection to have a contact hole exposing the copper interconnection. An upper diameter of the contact hole may be formed to be larger than a lower diameter thereof. A barrier layer and an aluminum interconnection are filled in the contact hole. The aluminum interconnection is formed not to directly contact the copper interconnection through the contact hole.

摘要翻译： 用于电连接铝和铜互连的结构和形成方法使用电连接铝和铜互连的内部形状来稳定半导体金属化工艺。 为此，铜互连设置在半导体衬底上。 互连感应层和互连插入层依次形成在铜互连上以具有暴露铜互连的接触孔。 接触孔的上直径可以形成为大于其直径。 阻挡层和铝互连填充在接触孔中。 铝互连形成为不通过接触孔直接接触铜互连。

公开(公告)号：US20080042290A1

公开(公告)日：2008-02-21

申请号：US11679723

申请日：2007-02-27

申请人： Jong-Myeong Lee ,  Sang-Woo Lee ,  Gil-Heyun Choi ,  Jong-Won Hong ,  Kyung-In Choi ,  Hyun-Bae Lee

发明人： Jong-Myeong Lee ,  Sang-Woo Lee ,  Gil-Heyun Choi ,  Jong-Won Hong ,  Kyung-In Choi ,  Hyun-Bae Lee

IPC分类号： H01L23/522 ,  H01L21/311

CPC分类号： H01L21/76804 ,  H01L21/76843 ,  H01L23/5226 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A structure and formation method for electrically connecting aluminum and copper interconnections stabilize a semiconductor metallization process using an inner shape electrically connecting the aluminum and copper interconnections. To this end, a copper interconnection is disposed on a semiconductor substrate. An interconnection induction layer and an interconnection insertion layer are sequentially formed on the copper interconnection to have a contact hole exposing the copper interconnection. An upper diameter of the contact hole may be formed to be larger than a lower diameter thereof. A barrier layer and an aluminum interconnection are filled in the contact hole. The aluminum interconnection is formed not to directly contact the copper interconnection through the contact hole.

摘要翻译： 用于电连接铝和铜互连的结构和形成方法使用电连接铝和铜互连的内部形状来稳定半导体金属化工艺。 为此，铜互连设置在半导体衬底上。 互连感应层和互连插入层依次形成在铜互连上以具有暴露铜互连的接触孔。 接触孔的上直径可以形成为大于其直径。 阻挡层和铝互连填充在接触孔中。 铝互连形成为不通过接触孔直接接触铜互连。

公开(公告)号：US20080274610A1

公开(公告)日：2008-11-06

申请号：US12112135

申请日：2008-04-30

申请人： Kyung-In Choi ,  Gil-Heyun Choi ,  Hyun-Bae Lee ,  Jong-Won Hong ,  Jong-Myeong Lee

发明人： Kyung-In Choi ,  Gil-Heyun Choi ,  Hyun-Bae Lee ,  Jong-Won Hong ,  Jong-Myeong Lee

IPC分类号： H01L21/285

CPC分类号： H01L21/76843 ,  H01L21/76846 ,  H01L21/76856 ,  H01L21/76862 ,  H01L21/76877 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/03602 ,  H01L2224/05124 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/0104 ,  H01L2924/01041 ,  H01L2924/01042 ,  H01L2924/01044 ,  H01L2924/01045 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01072 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01076 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/19043 ,  H01L2924/3011 ,  H01L2924/00014

摘要： Methods of forming a semiconductor device that includes a diffusion barrier film are provided. The diffusion barrier film includes a metal nitride formed by using a MOCVD process and partially treated with a plasma treatment. Thus, a specific resistance of the diffusion barrier film can be decreased, and the diffusion barrier film may have distinguished barrier characteristics.

摘要翻译： 提供了形成包括扩散阻挡膜的半导体器件的方法。 扩散阻挡膜包括通过使用MOCVD工艺形成并通过等离子体处理部分处理的金属氮化物。 因此，可以减小扩散阻挡膜的电阻率，并且扩散阻挡膜可能具有显着的屏障特性。

公开(公告)号：US07807571B2

公开(公告)日：2010-10-05

申请号：US11892089

申请日：2007-08-20

申请人： Kyung-In Choi ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jong-Myeong Lee ,  Jong-Won Hong ,  Hyun-Bae Lee

发明人： Kyung-In Choi ,  Gil-Heyun Choi ,  Sang-Woo Lee ,  Jong-Myeong Lee ,  Jong-Won Hong ,  Hyun-Bae Lee

IPC分类号： H01L21/44 ,  H01L23/52

CPC分类号： H01L21/76868 ,  H01L21/76843 ,  H01L21/76877 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

摘要： An example embodiment provides a method of forming a conductive pattern in a semiconductor device. The method includes forming one or more dielectric layers over a first conductive pattern formed on a substrate; forming an opening in the one or more dielectric layers to expose a portion of the first conductive pattern, forming a growth promoting layer over the exposed portion of the first conductive pattern and the one or more dielectric layers, forming a growth inhibiting layer over a portion of the growth promoting layer, and forming the second conductive layer in the opening.

摘要翻译： 示例性实施例提供了在半导体器件中形成导电图案的方法。 该方法包括在形成在衬底上的第一导电图案上形成一个或多个电介质层; 在所述一个或多个电介质层中形成开口以暴露所述第一导电图案的一部分，在所述第一导电图案和所述一个或多个介电层的暴露部分上形成增长促进层，在所述第一导电图案的一部分上形成生长抑制层 的生长促进层，并且在开口中形成第二导电层。

公开(公告)号：US20100237504A1

公开(公告)日：2010-09-23

申请号：US12789982

申请日：2010-05-28

申请人： Jong-Won Hong ,  Gil-Heyun Choi ,  Jong-Myeong Lee ,  Hyun Park ,  Kyung-In Choi ,  Hyun-Bae Lee

发明人： Jong-Won Hong ,  Gil-Heyun Choi ,  Jong-Myeong Lee ,  Hyun Park ,  Kyung-In Choi ,  Hyun-Bae Lee

IPC分类号： H01L23/522 ,  H01L21/768

CPC分类号： H01L27/115 ,  H01J2237/0812 ,  H01L27/11521 ,  H01L27/11524

摘要： A conductive wiring for a semiconductor device is provided including a semiconductor substrate and a plurality of lower conductive structures on the semiconductor substrate. An insulating layer is provided that electrically insulates the plurality of lower conductive structures from one another. A first insulation interlayer pattern is provided on the insulation layer. The first insulation interlayer pattern includes a contact plug that contacts the substrate through the insulation layer. An etch-stop layer is provided on the contact plug and the first insulation interlayer pattern. A second insulation interlayer pattern is provided on the etch-stop layer. The second insulation interlayer pattern includes a conductive line that is electrically connected to the contact plug. Related methods and flash memory devices are also provided.

摘要翻译： 在半导体衬底上设置有半导体衬底和多个下导电结构的半导体器件用导电布线。 提供了使多个下导电结构彼此电绝缘的绝缘层。 在绝缘层上设置第一绝缘夹层图案。 第一绝缘层间图案包括通过绝缘层接触衬底的接触插塞。 在接触插塞和第一绝缘层间图案上设置有蚀刻停止层。 在蚀刻停止层上设置第二绝缘层间图案。 第二绝缘层间图案包括电连接到接触插塞的导线。 还提供了相关方法和闪存设备。

公开(公告)号：US20080174021A1

公开(公告)日：2008-07-24

申请号：US12014458

申请日：2008-01-15

申请人： Kyung-In Choi ,  Hyun-Bae Lee ,  Gil-Heyun Choi ,  Jong-Myeong Lee ,  Jong-Won Hong

发明人： Kyung-In Choi ,  Hyun-Bae Lee ,  Gil-Heyun Choi ,  Jong-Myeong Lee ,  Jong-Won Hong

IPC分类号： H01L23/52 ,  H01L21/4763 ,  C23C16/00

CPC分类号： H01L21/76843 ,  H01L21/76846 ,  H01L21/76856 ,  H01L21/76877 ,  H01L23/53223 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of fabricating a semiconductor device is provided. The method includes providing a semiconductor substrate having a conductive pattern and forming an insulating layer on the conductive pattern and the semiconductor substrate. The insulating layer is patterned to form an opening which exposes a portion of the conductive pattern. A preliminary diffusion barrier layer is formed on an inner wall of the opening and a top surface of the insulating layer. Oxygen atoms are supplied onto the preliminary diffusion barrier layer to form a first diffusion barrier layer. A metal layer is formed on the first diffusion barrier layer. The metal layer is formed to fill the opening surrounded by the first diffusion barrier layer. A semiconductor device fabricated by the method and a semiconductor cluster tool used in fabrication of the semiconductor device are also provided.

摘要翻译： 提供一种制造半导体器件的方法。 该方法包括提供具有导电图案的半导体衬底和在导电图案和半导体衬底上形成绝缘层。 图案化绝缘层以形成露出导电图案的一部分的开口。 在开口的内壁和绝缘层的上表面上形成预扩散阻挡层。 将氧原子提供到预扩散阻挡层上以形成第一扩散阻挡层。 金属层形成在第一扩散阻挡层上。 金属层形成为填充由第一扩散阻挡层包围的开口。 还提供了通过该方法制造的半导体器件和用于制造半导体器件的半导体簇工具。