公开(公告)号：US09021338B2

公开(公告)日：2015-04-28

申请号：US13604772

申请日：2012-09-06

申请人： Sang-Hyun Joo ,  Kitae Park ,  Sangyong Yoon ,  Jaeyong Jeong

发明人： Sang-Hyun Joo ,  Kitae Park ,  Sangyong Yoon ,  Jaeyong Jeong

IPC分类号： G06F11/10 ,  G11C29/42 ,  G06F3/06 ,  H03M13/05 ,  H03M13/37 ,  G06F12/02 ,  G06F11/14

CPC分类号： G06F11/1048 ,  G06F3/0649 ,  G06F11/1068 ,  G06F11/14 ,  G06F11/1402 ,  G06F12/0246 ,  G06F2212/72 ,  G06F2212/7205 ,  G11C29/42 ,  G11C2211/5641 ,  H03M13/05 ,  H03M13/3715

摘要： A memory system comprises a nonvolatile memory device comprising a memory cell array comprising first and second memory blocks, and a memory controller configured to control the nonvolatile memory device to read data from the first memory block, selectively determine an error correction operation to be performed on the data after it is read from the first memory block based on a state of at least one of the first and second memory blocks, and then store the data in the second memory block.

摘要翻译： 存储器系统包括非易失性存储器件，其包括包括第一和第二存储器块的存储器单元阵列，以及存储器控制器，其被配置为控制非易失性存储器件从第一存储器块读取数据，选择性地确定要执行的纠错操作 基于第一和第二存储器块中的至少一个的状态从第一存储器块读取之后的数据，然后将数据存储在第二存储器块中。

公开(公告)号：US08812933B2

公开(公告)日：2014-08-19

申请号：US13449501

申请日：2012-04-18

申请人： Sang-Hyun Joo ,  Kitae Park ,  Sangyong Yoon ,  Jinman Han

发明人： Sang-Hyun Joo ,  Kitae Park ,  Sangyong Yoon ,  Jinman Han

IPC分类号： G06F11/00 ,  G11C29/00 ,  H03M13/00 ,  G11C11/34 ,  G11C8/00 ,  G06F11/10 ,  G06F11/08 ,  H03M13/15

CPC分类号： G06F11/1016 ,  G06F11/08 ,  G06F11/10 ,  G06F11/1008 ,  G06F11/1048 ,  G06F11/1068 ,  G06F11/1076 ,  G06F11/108 ,  G11C11/5628 ,  G11C16/10 ,  G11C16/3418 ,  H03M13/151 ,  H03M13/1525 ,  H03M13/1545

摘要： A memory system includes a nonvolatile memory device and a memory controller configured to control the nonvolatile memory device and configured to provide the nonvolatile memory device with error flag information including error location information of an error of data read from the nonvolatile memory device.

摘要翻译： 存储器系统包括非易失性存储器件和存储器控制器，其被配置为控制非易失性存储器件并且被配置为向非易失性存储器件提供包括从非易失性存储器件读取的数据的错误的错误位置信息的错误标志信息。

公开(公告)号：US09189384B2

公开(公告)日：2015-11-17

申请号：US13553845

申请日：2012-07-20

申请人： Sang-Hyun Joo ,  Sangyong Yoon

发明人： Sang-Hyun Joo ,  Sangyong Yoon

IPC分类号： G06F12/02 ,  G11C11/56 ,  G11C13/00 ,  G11C16/34

CPC分类号： G06F12/0246 ,  G11C11/56 ,  G11C11/5607 ,  G11C11/5621 ,  G11C11/5628 ,  G11C11/5635 ,  G11C11/5678 ,  G11C11/5685 ,  G11C13/0002 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0035 ,  G11C13/0069 ,  G11C13/0097 ,  G11C16/349 ,  G11C2211/5641 ,  G11C2211/5644

摘要： A memory managing method is provided for a memory system, including a nonvolatile memory device and a memory controller controlling the nonvolatile memory device. The memory managing method includes determining whether a program-erase number of a memory block in the nonvolatile memory device reaches a first reference value; managing a life of the memory block according to a first memory managing method when the program-erase number of the memory block is determined to be less than the first reference value; and managing the life of the memory block according to a second memory managing method different from the first memory managing method when the program-erase number of the memory block is determined to be greater than the first reference value.

摘要翻译： 提供了一种用于存储器系统的存储器管理方法，包括非易失性存储器件和控制非易失性存储器件的存储器控​​制器。 存储器管理方法包括确定非易失性存储器件中的存储块的编程擦除次数是否达到第一参考值; 当存储块的编程擦除次数被确定为小于第一参考值时，根据第一存储器管理方法管理存储块的寿命; 以及当所述存储器块的所述编程擦除次数被确定为大于所述第一参考值时，根据与所述第一存储器管理方法不同的第二存储器管理方法来管理所述存储块的寿命。

公开(公告)号：US08976587B2

公开(公告)日：2015-03-10

申请号：US13737140

申请日：2013-01-09

申请人： Sangyong Yoon ,  Kitae Park ,  Jinman Han ,  Wonseok Lee

发明人： Sangyong Yoon ,  Kitae Park ,  Jinman Han ,  Wonseok Lee

IPC分类号： G11C16/04 ,  G11C16/10 ,  G11C11/56 ,  G11C16/26 ,  G11C14/00

CPC分类号： G11C16/10 ,  G11C11/56 ,  G11C11/5628 ,  G11C14/0018 ,  G11C16/0483 ,  G11C16/26 ,  G11C2211/5641 ,  G11C2211/5642 ,  G11C2211/5643

摘要： The operating method of a data storage device includes storing data in a buffer memory according to an external request, and determining whether the data stored in the buffer memory is data accompanying a buffer program operation of a memory cell array. When the data stored in the buffer memory is data accompanying the buffer program operation, the method further includes determining whether a main program operation on the memory cell array is required, and when a main program operation on the memory cell array is required, determining a program pattern of the main program operation on the memory cell array. The method further includes issuing a set of commands for the main program operation on the memory cell array to a multi-bit memory device based on the determined program pattern.

摘要翻译： 数据存储装置的操作方法包括根据外部请求将数据存储在缓冲存储器中，并且确定存储在缓冲存储器中的数据是否是伴随存储器单元阵列的缓冲器程序操作的数据。 当存储在缓冲存储器中的数据是与缓冲器程序操作相关的数据时，该方法还包括确定是否需要对存储单元阵列的主程序操作，以及当需要存储单元阵列的主程序操作时， 存储单元阵列中的主程序操作的程序模式。 该方法还包括基于所确定的程序模式向存储器单元阵列发出用于主程序操作的一组命令到多位存储器件。

公开(公告)号：US20110222342A1

公开(公告)日：2011-09-15

申请号：US13040295

申请日：2011-03-04

申请人： Sangyong Yoon ,  Kitae Park ,  Jinman Han ,  Wonseok Lee

发明人： Sangyong Yoon ,  Kitae Park ,  Jinman Han ,  Wonseok Lee

IPC分类号： G11C16/10 ,  G11C16/04

CPC分类号： G11C16/10 ,  G11C11/56 ,  G11C11/5628 ,  G11C14/0018 ,  G11C16/0483 ,  G11C16/26 ,  G11C2211/5641 ,  G11C2211/5642 ,  G11C2211/5643

摘要： A data storage device includes a non-volatile memory device which includes a memory cell array; and a memory controller which includes a buffer memory and which controls the non-volatile memory device. The operating method of the data storage device includes storing data in the buffer memory according to an external request, and determining whether the data stored in the buffer memory is data accompanying a buffer program operation of the memory cell array. When the data stored in the buffer memory is data accompanying the buffer program operation, the method further includes determining whether a main program operation on the memory cell array is required, and when a main program operation on the memory cell array is required, determining a program pattern of the main program operation on the memory cell array. The method further includes issuing a set of commands for the main program operation on the memory cell array to the multi-bit memory device based on the determined program pattern.

摘要翻译： 数据存储装置包括：非易失性存储装置，其包括存储单元阵列; 以及包括缓冲存储器并且控制非易失性存储器件的存储器控​​制器。 数据存储装置的操作方法包括根据外部请求将数据存储在缓冲存储器中，并且确定存储在缓冲存储器中的数据是否是与存储单元阵列的缓冲器程序操作相关的数据。 当存储在缓冲存储器中的数据是伴随缓冲器程序操作的数据时，该方法还包括确定是否需要对存储单元阵列执行主程序操作，并且当需要存储单元阵列的主程序操作时， 存储单元阵列中的主程序操作的程序模式。 该方法还包括基于所确定的程序模式向存储器单元阵列发出用于主程序操作的一组命令给多位存储器件。

公开(公告)号：US20120290897A1

公开(公告)日：2012-11-15

申请号：US13225676

申请日：2011-09-06

申请人： Sangyong Yoon ,  Kitae Park

发明人： Sangyong Yoon ,  Kitae Park

IPC分类号： G06F11/10

CPC分类号： G06F11/1072 ,  G11C11/5628 ,  G11C11/5642 ,  G11C2029/0411 ,  G11C2211/5641

摘要： A data storage device includes a multi-bit memory device including a memory cell array, the memory cell array including a first memory region and a second memory region, and a memory controller including a buffer memory and configured to control the multi-bit memory device. The memory controller is configured to control the multi-bit memory device to execute a buffer program operation in which data stored in the buffer memory is stored in the first memory region, and to control the multi-bit memory device to execute a main program operation in which the data stored in the first memory region is stored in the second memory region. The memory controller is further configured to generate parity data based upon the data stored to the first region, the parity data being copied from the first memory region to the second memory region via the main program operation.

摘要翻译： 数据存储装置包括包括存储单元阵列的多位存储器件，所述存储单元阵列包括第一存储器区域和第二存储器区域，以及包括缓冲存储器并被配置为控制所述多位存储器件的存储器控​​制器 。 存储器控制器被配置为控制多位存储器件执行缓冲器程序操作，其中存储在缓冲存储器中的数据存储在第一存储器区域中，并且控制多位存储器件执行主程序操作 其中存储在第一存储器区域中的数据被存储在第二存储器区域中。 存储器控制器还被配置为基于存储到第一区域的数据，经由主程序操作将奇偶校验数据从第一存储器区域复制到第二存储器区域来生成奇偶校验数据。

公开(公告)号：US08773908B2

公开(公告)日：2014-07-08

申请号：US13477161

申请日：2012-05-22

申请人： Youngsun Song ,  Bogeun Kim ,  Ohsuk Kwon ,  Kitae Park ,  Seung-Hwan Shin ,  Sangyong Yoon

发明人： Youngsun Song ,  Bogeun Kim ,  Ohsuk Kwon ,  Kitae Park ,  Seung-Hwan Shin ,  Sangyong Yoon

IPC分类号： G11C16/04 ,  G11C11/56 ,  G11C16/34 ,  G11C16/08

CPC分类号： G11C16/10 ,  G11C11/5621 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/08 ,  G11C16/34 ,  G11C16/3459

摘要： A nonvolatile memory device includes a memory cell array, a page buffer unit which output a verify-read result, a reference current generating unit which generates a reference current signal, a page buffer decoding unit which outputs currents according to the verify-read result. The nonvolatile memory device further includes an analog bit counting unit which counts the currents, a digital adding unit which calculates an accumulated sum of the counting result, a pass/fail checking unit which outputs a pass signal or fail signal according to the calculation result, and a control unit controlling a program operation.

摘要翻译： 非易失性存储器件包括存储单元阵列，输出验证读取结果的页面缓冲器单元，产生参考电流信号的参考电流产生单元，根据验证读取结果输出电流的页面缓冲器解码单元。 非易失性存储装置还包括对电流进行计数的模拟比特计数单元，计算计数结果的累积和的数字加法单元，根据计算结果输出通过信号或失败信号的通过/失败检查单元， 以及控制程序操作的控制单元。

公开(公告)号：US20130141972A1

公开(公告)日：2013-06-06

申请号：US13737140

申请日：2013-01-09

申请人： Sangyong Yoon ,  Kitae Park ,  Jinman Han ,  Wonseok Lee

发明人： Sangyong Yoon ,  Kitae Park ,  Jinman Han ,  Wonseok Lee

IPC分类号： G11C16/10 ,  G11C16/26

CPC分类号： G11C16/10 ,  G11C11/56 ,  G11C11/5628 ,  G11C14/0018 ,  G11C16/0483 ,  G11C16/26 ,  G11C2211/5641 ,  G11C2211/5642 ,  G11C2211/5643

摘要： A data storage device includes a non-volatile memory device which includes a memory cell array; and a memory controller which includes a buffer memory and which controls the non-volatile memory device. The operating method of the data storage device includes storing data in the buffer memory according to an external request, and determining whether the data stored in the buffer memory is data accompanying a buffer program operation of the memory cell array. When the data stored in the buffer memory is data accompanying the buffer program operation, the method further includes determining whether a main program operation on the memory cell array is required, and when a main program operation on the memory cell array is required, determining a program pattern of the main program operation on the memory cell array. The method further includes issuing a set of commands for the main program operation on the memory cell array to the multi-bit memory device based on the determined program pattern.

摘要翻译： 数据存储装置包括：非易失性存储装置，其包括存储单元阵列; 以及包括缓冲存储器并且控制非易失性存储器件的存储器控​​制器。 数据存储装置的操作方法包括根据外部请求将数据存储在缓冲存储器中，并且确定存储在缓冲存储器中的数据是否是与存储单元阵列的缓冲器程序操作相关的数据。 当存储在缓冲存储器中的数据是与缓冲器程序操作相关的数据时，该方法还包括确定是否需要对存储单元阵列的主程序操作，以及当需要存储单元阵列的主程序操作时， 存储单元阵列中的主程序操作的程序模式。 该方法还包括基于所确定的程序模式向存储器单元阵列发出用于主程序操作的一组命令给多位存储器件。

公开(公告)号：US20120324178A1

公开(公告)日：2012-12-20

申请号：US13484712

申请日：2012-05-31

申请人： Sangyong Yoon ,  Kitae Park

发明人： Sangyong Yoon ,  Kitae Park

IPC分类号： G06F12/00

CPC分类号： G11C11/5628 ,  G06F12/0246 ,  G06F2212/7203 ,  G11C16/3418 ,  G11C16/3454 ,  G11C2211/5641

摘要： Disclosed is an on-chip buffer program method for a data storage device which comprises a multi-bit memory device and a memory controller. The on-chip buffer program method includes measuring a performance of the data storage device, judging whether the measured performance satisfies a target performance of the data storage device, and selecting one of a plurality of scheduling manners as an on-chip buffer program scheduling manner of the data storage device according to the judgment result.

摘要翻译： 公开了一种用于数据存储设备的片上缓冲器程序方法，其包括多位存储器件和存储器控制器。 片上缓冲程序方法包括测量数据存储装置的性能，判断测量性能是否满足数据存储装置的目标性能，并选择多种调度方式之一作为片上缓冲程序调度方式 的数据存储装置。

公开(公告)号：US20110075478A1

公开(公告)日：2011-03-31

申请号：US12882378

申请日：2010-09-15

申请人： Sangyong Yoon ,  Jinman Han ,  Kitae Park ,  Joon Young Kwak

发明人： Sangyong Yoon ,  Jinman Han ,  Kitae Park ,  Joon Young Kwak

IPC分类号： G11C16/06 ,  G11C16/04

CPC分类号： G11C11/5628 ,  G06F11/1072 ,  G11C11/10

摘要： A nonvolatile memory includes a plurality of N-bit multi-level cell (MLC) memory cells and a controller. The plurality of N-bit MLC memory cells are for storing N pages of data, each of the MLC memory cells programmable into any one of 2N threshold voltage distributions, where N is a positive number. The controller is configured to program the N pages of data into the MLC memory cells, and to execute a partial interleave process in which the N pages of data are divided into M page groups, where M is a positive number and where each page group includes at least one of the N pages of data, and in which each of the M page groups is applied to an error correction code (ECC) circuit to generate parity bits for the respective M page groups, where a bit-error rate (BER) among the pages within each of the M groups is equalized by the partial interleave process

摘要翻译： 非易失性存储器包括多个N位多电平单元（MLC）存储器单元和控制器。 多个N位MLC存储器单元用于存储N页数据，MLC存储单元中的每一个可编程为2N个阈值电压分布中的任何一个，其中N是正数。 控制器被配置为将N页数据编程到MLC存储器单元中，并且执行部分交错处理，其中N页数据被划分为M页组，其中M是正数，并且每个页组包括 N页数据中的至少一个，并且其中M页组中的每一个被应用于纠错码（ECC）电路以产生各个M页组的奇偶校验位，其中误码率（BER） 在每个M组内的页面之间通过部分交错处理来均衡