公开(公告)号：US5604450A

公开(公告)日：1997-02-18

申请号：US508159

申请日：1995-07-27

申请人： Shekhar Borkar ,  Stephen R. Mooney ,  Charles E. Dike

发明人： Shekhar Borkar ,  Stephen R. Mooney ,  Charles E. Dike

IPC分类号： H03K5/02 ,  H03K19/0175 ,  H03K19/00

CPC分类号： H03K19/01759 ,  H03K5/026

摘要： In a computer system having multiple components, a bidirectional scheme which allows bidirectional data communications between components over a single wire without using termination resistors by placing two drivers from two corresponding processor cores on the same wire, and allowing simultaneous data transfer in two directions. This doubles the effective bandwidth per pin without requiring a modification to the clocking scheme of the system. The driver is impedance matched to the line, and used as the termination for the driver on the opposite end of the wire. This reduces the termination power, since no power is consumed when both drivers are in the same state. The bidirectional flow of data creates a ternary encoding, with a relatively simple decoding possible.

摘要翻译： 在具有多个组件的计算机系统中，双向方案允许通过单个线路在组件之间进行双向数据通信而不使用终端电阻器，通过将来自两个对应的处理器核心的两个驱动器放置在相同的线路上，并允许在两个方向上同时进行数据传输。 这可以使每个引脚的有效带宽增加一倍，而不需要修改系统的时钟方案。 驱动器与线路阻抗匹配，并用作线缆另一端的驱动器终端。 这降低了终端功率，因为​​当两个驱动器处于相同状态时都不消耗电力。 数据的双向流创建三进制编码，可以使用相对简单的解码。

公开(公告)号：US5546023A

公开(公告)日：1996-08-13

申请号：US494486

申请日：1995-06-26

申请人： Shekhar Borkar ,  Stephen R. Mooney

发明人： Shekhar Borkar ,  Stephen R. Mooney

IPC分类号： G06F1/10 ,  H03K19/00

CPC分类号： G06F1/10

摘要： A daisy chained clock distribution scheme for distributing a clock signal from a central communications clock driver to the nodes of a massively parallel multi-processor computer or supercomputer. The daisy chained clocking scheme is implemented using point-to-point clock distribution of a differential clock signal to the communication nodes of a plurality of processors in a multicomputer system or to components connected to a common bus in a high speed microprocessor system. Differential signaling is employed wherein the differentiality is maintained including through silicon. In an alternate embodiment, the clock pulse is also regenerated in each node component.

摘要翻译： 一种用于将时钟信号从中央通信时钟驱动器分配到大规模并行多处理器计算机或超级计算机的节点的菊花链时钟分配方案。 菊花链接计时方案通过差分时钟信号的点对点时钟分配实现到多计算机系统中的多个处理器的通信节点或连接到高速微处理器系统中的公共总线的组件。 使用差分信号，其中通过硅保持微分。 在替代实施例中，时钟脉冲也在每个节点组件中再生。

公开(公告)号：US20060065962A1

公开(公告)日：2006-03-30

申请号：US10954256

申请日：2004-09-29

申请人： Siva Narendra ,  James Tschanz ,  Vivek De ,  Shekhar Borkar

发明人： Siva Narendra ,  James Tschanz ,  Vivek De ,  Shekhar Borkar

IPC分类号： H01L23/02

CPC分类号： H01L25/18 ,  H01L2224/05001 ,  H01L2224/05026 ,  H01L2224/0557 ,  H01L2224/05571 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2924/00014 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/15311 ,  H01L2924/00 ,  H01L2224/05005 ,  H01L2224/05541 ,  H01L2224/05599

摘要： Apparatus, system and method for managing power of a main circuitry disposed on a main substrate using a control circuitry disposed on a control substrate, in a stacked relationship with the main substrate, are described herein.

摘要翻译： 这里描述了使用设置在控制基板上的与主基板堆叠关系的设置在主基板上的主电路的电力的装置，系统和方法。

公开(公告)号：US07774590B2

公开(公告)日：2010-08-10

申请号：US11387385

申请日：2006-03-23

申请人： Shekhar Borkar ,  Yatin Hoskote ,  Shu-Ling Garver

发明人： Shekhar Borkar ,  Yatin Hoskote ,  Shu-Ling Garver

IPC分类号： G06F15/177

CPC分类号： G06F1/32

摘要： In one embodiment, the present invention includes a method for performing dynamic testing of a many-core processor including a plurality of cores, manipulating data obtained from the dynamic testing into profile information of the many-core processor, and storing the profile information in a non-volatile memory. The non-volatile memory may be within the many-core processor, in some embodiments. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括一种用于执行包括多个核心的多核处理器的动态测试的方法，将从动态测试获得的数据操作成多核处理器的简档信息，并将该简档信息存储在 非易失性存储器。 在一些实施例中，非易失性存储器可以在多核处理器内。 描述和要求保护其他实施例。

公开(公告)号：US07412353B2

公开(公告)日：2008-08-12

申请号：US11238488

申请日：2005-09-28

申请人： Shekhar Borkar ,  Yatin Hoskote ,  Shu-Ling Garver

发明人： Shekhar Borkar ,  Yatin Hoskote ,  Shu-Ling Garver

IPC分类号： G06F15/00

CPC分类号： G06F1/3203 ,  G06F1/324 ,  G06F1/3287 ,  G06F1/3293 ,  G06F1/3296 ,  G06F11/1637 ,  G06F11/165 ,  G06F11/1695 ,  Y02D10/122 ,  Y02D10/126 ,  Y02D10/171 ,  Y02D10/172

摘要： According to embodiments of the disclosed subject matter, cores in a many-core processor may be periodically tested to obtain and/or refresh their dynamic profiles. The dynamic profile of a core may include information on its maximum operating frequency, power consumption, power leakage, functional correctness, and other parameters, as well as the trending information of these parameters. Once a dynamic profile has been created for each core, cores in a many-core processor may be grouped into different bins according to their characteristics. Based on dynamic profiles and the grouping information, the operating system (“OS”) or other software may allocate a task to those cores that are most suitable for the task. The interconnect fabric in the many-core processor may be reconfigured to ensure a high level of connectivity among the selected cores. Additionally, cores may be re-allocated and/or re-balanced to a task in response to changes in the environment.

摘要翻译： 根据所公开的主题的实施例，可以定期测试多核处理器中的核心以获得和/或刷新其动态简档。 核心的动态分布可以包括关于其最大工作频率，功耗，功率泄漏，功能正确性和其他参数的信息以及这些参数的趋势信息。 一旦为每个核心创建了动态配置文件，多核处理器中的核心可以根据其特征被分组到不同的箱中。 基于动态配置文件和分组信息，操作系统（“OS”）或其他软件可以将任务分配给最适合任务的那些核心。 可以重新配置多核处理器中的互连结构，以确保所选核心之间的高水平连接。 此外，响应于环境变化，核可以被重新分配和/或重新平衡到任务。

公开(公告)号：US20070155065A1

公开(公告)日：2007-07-05

申请号：US11323369

申请日：2005-12-29

申请人： Shekhar Borkar ,  Ali Keshavarzi ,  Juanita Kurtin ,  Vivek De

发明人： Shekhar Borkar ,  Ali Keshavarzi ,  Juanita Kurtin ,  Vivek De

IPC分类号： H01L21/84 ,  H01L21/00

CPC分类号： H01L29/0665 ,  B82Y10/00 ,  H01L29/0673 ,  H01L29/78696 ,  H01L51/0048

摘要： Methods and associated structures of forming a microelectronic device are described. Those methods comprise forming a plurality of substantially randomly oriented CNT's on a substrate, and forming at least one source/drain pair, wherein the at least one source/drain pair is coupled to the plurality of substantially randomly oriented CNT's.

摘要翻译： 描述形成微电子器件的方法和相关结构。 那些方法包括在衬底上形成多个基本随机取向的CNT，并形成至少一个源极/漏极对，其中至少一个源极/漏极对耦合到多个基本上随机取向的CNT。

公开(公告)号：US20060041763A1

公开(公告)日：2006-02-23

申请号：US10922050

申请日：2004-08-19

申请人： Shekhar Borkar ,  Tanay Karnik ,  Peter Hazucha ,  Gerhard Schrom ,  Greg Dermer

发明人： Shekhar Borkar ,  Tanay Karnik ,  Peter Hazucha ,  Gerhard Schrom ,  Greg Dermer

IPC分类号： G06F1/26

CPC分类号： G06F1/28

摘要： A system is disclosed. The system includes a load, a voltage regulator circuit coupled to the load a power supply, a load coupled to the power supply to receive one or more voltages from the power supply, and a digital bus, coupled between the power supply and the load. The digital bus transmits power consumption measurements from the load to the power supply and transmits power consumption measurements from the power supply to the load.

摘要翻译： 公开了一种系统。 该系统包括负载，电压调节器电路，耦合到负载电源，耦合到电源以从电源接收一个或多个电压的负载以及耦合在电源和负载之间的数字总线。 数字总线将功耗测量从负载传输到电源，并将功耗测量从电源传输到负载。

公开(公告)号：US20050219784A1

公开(公告)日：2005-10-06

申请号：US10811806

申请日：2004-03-30

申请人： Siva Narendra ,  Shekhar Borkar

发明人： Siva Narendra ,  Shekhar Borkar

IPC分类号： H01G9/14 ,  H01H9/00 ,  H01L23/522 ,  H02J7/00

CPC分类号： H01G9/14 ,  H01C3/20 ,  H01L23/5222 ,  H01L2924/0002 ,  H02J7/0065 ,  Y02E60/13 ,  H01L2924/00

摘要： An extraction system detects a voltage stored in a capacitor and then extracts energy from the capacitor when the voltage falls below a predetermined value. The capacitor may be an ultracapacitor formed in silicon or another semiconductor material, and the predetermined value may equal or be based on a minimum operating voltage of a load driven by the ultracapacitor. Once the energy is extracted, the system converts the energy into a voltage sufficient to continue driving the load. Energy extraction may be performed by a variety of circuits including a linear regulator, a switched capacitor voltage converter, an adiabatic amplifier, and a DC-to-DC boost converter. The system may further include a monitoring circuit which detects dynamic changes in the converted ultracapacitor voltage over to maintain the operating voltage of the load.

摘要翻译： 提取系统检测存储在电容器中的电压，然后当电压降到预定值以下时从电容器中提取能量。 电容器可以是在硅或另一种半导体材料中形成的超级电容器，并且预定值可以等于或基于由超级电容器驱动的负载的最小工作电压。 一旦提取能量，系统将能量转换成足以继续驱动负载的电压。 可以通过包括线性调节器，开关电容器电压转换器，绝热放大器和DC-DC升压转换器的各种电路来执行能量提取。 该系统还可以包括监测电路，其检测转换的超级电容器电压的动态变化以维持负载的工作电压。

公开(公告)号：US5063308A

公开(公告)日：1991-11-05

申请号：US463406

申请日：1990-01-11

申请人： Shekhar Borkar

发明人： Shekhar Borkar

IPC分类号： H01L21/82 ,  H01L21/822 ,  H01L27/04 ,  H03K19/003 ,  H03K19/0175 ,  H03K19/0185

CPC分类号： H03K19/00384 ,  H03K19/00361 ,  H03K19/018521

摘要： An output driver for high performance integrated circuits divided into two parts: static and transient. The static part is used to maintain the DC level. The transient part is active only during logic 0 to 1 and 1 to 0 transitions and is used only to assist the static part during such transitions.

摘要翻译： 用于高性能集成电路的输出驱动器分为静态和瞬态两部分。 静态部分用于维持直流电平。 瞬态部分仅在逻辑0至1和1至0转换期间有效，仅用于在此过渡期间辅助静态部分。

公开(公告)号：US08694816B2

公开(公告)日：2014-04-08

申请号：US12356313

申请日：2009-01-20

申请人： Shekhar Borkar ,  Tanay Karnik ,  Peter Hazucha ,  Gerhard Schrom ,  Greg Dermer

发明人： Shekhar Borkar ,  Tanay Karnik ,  Peter Hazucha ,  Gerhard Schrom ,  Greg Dermer

IPC分类号： G06F1/26

CPC分类号： G06F1/28

摘要： A system is disclosed. The system includes a load, a voltage regulator circuit coupled to the load a power supply, a load coupled to the power supply to receive one or more voltages from the power supply, and a digital bus, coupled between the power supply and the load. The digital bus transmits power consumption measurements from the load to the power supply and transmits power consumption measurements from the power supply to the load.

摘要翻译： 公开了一种系统。 该系统包括负载，电压调节器电路，耦合到负载电源，耦合到电源以从电源接收一个或多个电压的负载以及耦合在电源和负载之间的数字总线。 数字总线将功耗测量从负载传输到电源，并将功耗测量从电源传输到负载。