公开(公告)号：WO2008060678A2

公开(公告)日：2008-05-22

申请号：PCT/US2007/068154

申请日：2007-05-03

Applicant: INTERNATIONAL BUSINESS MACHINES CORPORATION ,  AFZALI-ARDAKANI, Ali ,  KAGAN, Cherie, R. ,  KOSBAR, Laura, L.

Inventor： AFZALI-ARDAKANI, Ali ,  KAGAN, Cherie, R. ,  KOSBAR, Laura, L.

IPC: H01L21/336

CPC classification number: H01L29/0665 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00 ,  C01B32/162 ,  C30B25/00 ,  C30B29/02 ,  C30B29/60 ,  H01L29/0673 ,  H01L29/0676 ,  H01L29/78681 ,  H01L29/78684 ,  Y10S977/762 ,  Y10S977/84 ,  Y10S977/89 ,  Y10S977/932 ,  Y10S977/936 ,  Y10S977/938

Abstract: The invention is directed to a method of forming carbon nanomaterials or semiconductor nanomaterials. The method comprises providing a substrate and attaching a molecular precursor to the substrate. The molecular precursor includes a surface binding group for attachment to the substrate and a binding group for attachment of metal-containing species. The metal-containing species is selected from a metal cation, metal compound, or metal or metal-oxide nanoparticle to form a metallized molecular precursor. The metallized molecular precursor is then subjected to a heat treatment to provide a catalytic site from which the carbon nanomaterials or semiconductor nanomaterials form. The heating of the metallized molecular precursor is conducted under conditions suitable for chemical vapor deposition of the carbon nanomaterials or semiconductor nanomaterials.

Abstract translation: 本发明涉及一种形成碳纳米材料或半导体纳米材料的方法。 该方法包括提供基材并将分子前体附着至基材。 分子前体包括用于附着于基质的表面结合基团和用于附着含金属物质的结合基团。 含金属物质选自金属阳离子，金属化合物或金属或金属氧化物纳米粒子以形成金属化分子前体。 然后对金属化分子前体进行热处理以提供形成碳纳米材料或半导体纳米材料的催化位点。 金属化分子前体的加热在适合于碳纳米材料或半导体纳米材料的化学气相沉积的条件下进行。

公开(公告)号：WO2006110162A3

公开(公告)日：2007-09-13

申请号：PCT/US2005029122

申请日：2005-08-16

Applicant: NANOSYS INC ,  STUMBO DAVID ,  EMPEDOCLES STEVE ,  LEON FRANCISCO ,  PARCE J WALLACE

Inventor： STUMBO DAVID ,  EMPEDOCLES STEVE ,  LEON FRANCISCO ,  PARCE J WALLACE

IPC: H01L21/20 ,  B32B15/04 ,  H01L21/335 ,  H01L27/108 ,  H01L29/00 ,  H01L29/08 ,  H01L29/76

CPC classification number: H01L29/0665 ,  B82Y10/00 ,  B82Y30/00 ,  G11C2213/16 ,  G11C2213/81 ,  H01L29/0673 ,  H01L29/4908 ,  H01L51/0537 ,  Y10S977/743 ,  Y10S977/745 ,  Y10S977/762 ,  Y10S977/813 ,  Y10S977/936

Abstract: Artificial dielectrics using nanostructures, such as nanowires, are disclosed. In embodiments, artificial dielectrics using other nanostructures, such as nanorods, nanotubes or nanoribbons and the like are disclosed. The artificial dielectric includes a dielectric material with a plurality of nanowires (or other nanostructures) embedded within the dielectric material. Very high dielectric constants can be achieved with an artificial dielectric using nanostructures. The dielectric constant can be adjusted by varying the length, diameter, carrier density, shape, aspect ration, orientation and density of the nanostructures. Additionally, a controllabe artificial dielectric using nanostructures, such as nanowires, is disclosed in which the dielectric constant can be dynamically adjusted by applying an electric field to the controllable artificial dielectric. A wide range of electronic devices can use artificial dielectrics with nanostructures to improve performance. Example devices include, capacitors thin film transistors, other types of thin film electronic devices, microstrip devices, surface acoustic wave (SAW) filters, other types of filters, and radar attenuating materials (RAM).

Abstract translation: 公开了使用纳米结构的人造电介质，例如纳米线。 在实施例中，公开了使用其他纳米结构的人造电介质，例如纳米棒，纳米管或纳米带等。 人造电介质包括具有嵌入电介质材料内的多个纳米线（或其他纳米结构）的电介质材料。 使用纳米结构的人造电介质可以实现非常高的介电常数。 介电常数可以通过改变纳米结构的长度，直径，载流子密度，形状，长宽比，取向和密度来调节。 另外，公开了使用纳米线等纳米结构的控制人造电介质，其中通过向可控人造电介质施加电场可以动态地调节介电常数。 各种电子器件可以使用具有纳米结构的人造电介质来提高性能。 示例性器件包括电容器薄膜晶体管，其他类型的薄膜电子器件，微带器件，表面声波（SAW）滤波器，其他类型的滤波器和雷达衰减材料（RAM）。

公开(公告)号：WO2006011069A1

公开(公告)日：2006-02-02

申请号：PCT/IB2005/052263

申请日：2005-07-07

Applicant: KONINKLIJKE PHILIPS ELECTRONICS N.V. ,  HURKX, Godefridus, A., M. ,  AGARWAL, Prabhat ,  BALKENENDE, Abraham, R. ,  MAGNEE, Petrus, H., C. ,  WAGEMANS, Melanie, M., H. ,  BAKKERS, Erik, P., A., M. ,  HIJZEN, Erwin

Inventor： HURKX, Godefridus, A., M. ,  AGARWAL, Prabhat ,  BALKENENDE, Abraham, R. ,  MAGNEE, Petrus, H., C. ,  WAGEMANS, Melanie, M., H. ,  BAKKERS, Erik, P., A., M. ,  HIJZEN, Erwin

IPC: H01L29/08

CPC classification number: H01L29/0804 ,  B82Y10/00 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/0676 ,  H01L29/0821 ,  H01L29/7378 ,  Y10S977/936

Abstract: The invention relates to a semiconductor device (10) with a semiconductor body (12) comprising a bipolar transistor with an emitter region, a base region and a collector region (1, 2, 3) of, respectively, a first conductivity type, a second conductivity type opposite to the first conductivity type, and the first conductivity type. One of the emitter or collector regions (1, 3) comprises a nanowire (30). The base region (2) has been formed from a layer (20) at the surface of the semiconductor body (12); the other one (3, 1) of the emitter or collector regions (1, 3) has been formed in the semiconductor body (12) below the base region (2). The emitter or collector region (1, 3) comprising the nanowire (30) has been provided on the surface of the semiconductor body (12) such that its longitudinal axis extends perpendicularly to the surface.

Abstract translation: 本发明涉及具有半导体本体（12）的半导体器件（10），该半导体器件（12）包括分别具有第一导电类型的发射极区，基极区和集电极区（1,2,3）的双极晶体管， 与第一导电类型相反的第二导电类型和第一导电类型。 发射极或集电极区域（1,3）中的一个包括纳米线（30）。 基底区域（2）由半导体本体（12）表面的层（20）形成; 发射极或集电极区域（1,3）中的另一个（3,1）已经形成在基极区域（2）下方的半导体本体（12）中。 包括纳米线（30）的发射极或集电极区域（1,3）已经设置在半导体本体（12）的表面上，使得其纵向轴线垂直于该表面延伸。

公开(公告)号：WO2006007197A2

公开(公告)日：2006-01-19

申请号：PCT/US2005/018468

申请日：2005-05-26

Applicant: NANTERO, INC. ,  BERTIN, Claude, L.

Inventor： BERTIN, Claude, L.

IPC: H03K19/02

CPC classification number: G11C11/56 ,  B82Y10/00 ,  G11C13/025 ,  G11C23/00 ,  H01H1/0094 ,  Y10S977/932 ,  Y10S977/936 ,  Y10S977/94

Abstract: Nanotube-based logic circuitry is disclosed. Tri-stating elements add an enable/disable function to the circuitry. The tri-stating elements may be provided by nanotube-based switching devices. In the disabled state, the outputs present a high impedance, i.e., are tri-stated, which state allows interconnection to a common bus or other shared communication lines. In embodiments wherein the components are non-volatile, the inverter state and the control state are maintained in the absence of power. Such an inverter may be used in conjunction with and in the absence of diodes, resistors and transistors or as part of or as a replacement to CMOS, biCMOS, bipolar and other transistor level technologies.

Abstract translation: 公开了基于纳米管的逻辑电路。 三态元件为电路添加一个启用/禁用功能。 三态元件可以由基于纳米管的开关装置提供。 在禁用状态下，输出呈现高阻抗，即三态，哪种状态允许与公共总线或其他共享通信线路的互连。 在组件是非易失性的实施例中，逆变器状态和控制状态在没有电力的情况下被维持。 这种反相器可以与二极管，电阻器和晶体管结合使用，也可以用于CMOS，biCMOS，双极晶体管和其他晶体管级技术的一部分或替代。

公开(公告)号：WO2005048296A2

公开(公告)日：2005-05-26

申请号：PCT/US2004027455

申请日：2004-08-12

Applicant: NANTERO INC ,  BERTIN CLAUDE L ,  RUECKES THOMAS ,  SEGAL BRENT M

Inventor： BERTIN CLAUDE L ,  RUECKES THOMAS ,  SEGAL BRENT M

IPC: G11C11/00 ,  G11C11/21 ,  G11C11/50 ,  G11C13/02 ,  G11C23/00 ,  H01H1/027 ,  H01H59/00 ,  H01L21/00 ,  H01L27/28 ,  H01L29/06 ,  H01L29/73 ,  H01L29/772 ,  H01L29/78 ,  H01L51/30 ,  H01L

CPC classification number: H01L29/0665 ,  B82Y10/00 ,  G11C13/025 ,  G11C23/00 ,  G11C2213/17 ,  H01H1/0094 ,  H01H1/027 ,  H01L27/28 ,  H01L29/0673 ,  H01L29/73 ,  H01L29/78 ,  H01L51/0048 ,  H01L51/0508 ,  Y10S977/708 ,  Y10S977/932 ,  Y10S977/936 ,  Y10S977/938 ,  Y10S977/94 ,  Y10S977/943

Abstract: Nanotube-based switching elements with multiple controls and circuits made from such. A switching element includes an input node, an output node, and a nanotube channel element having at least one electrically conductive nanotube. A control structure is disposed in relation to the nanotube channel element to controllably form and unform an electrically conductive channel between said input node and said output node. The output node is constructed and arranged so that channel formation is substantially unaffected by the electrical state of the output node. The control structure includes a control electrode and a release electrode, disposed on opposite sides of the nanotube channel element. The control and release may be used to form a differential input, or if the device is constructed appropriately to operate the circuit in a non-volatile manner. The switching elements may be arranged into logic circuits and latches having differential inputs and/or non-volatile behavior depending on the construction.

Abstract translation: 基于纳米管的开关元件具有由此制成的多个控制和电路。 开关元件包括输入节点，输出节点和具有至少一个导电纳米管的纳米管通道元件。 相对于纳米管通道元件设置控制结构，以可控地形成和取消所述输入节点和所述输出节点之间的导电通道。 输出节点的构造和布置使得通道形成基本上不受输出节点的电气状态的影响。 控制结构包括设置在纳米管通道元件的相对侧上的控制电极和释放电极。 控制和释放可用于形成差分输入，或者如果该装置被适当地构造以以非易失性方式操作电路。 根据结构，开关元件可以被布置成具有差分输入和/或非易失性行为的逻辑电路和锁存器。

公开(公告)号：WO2004047183A1

公开(公告)日：2004-06-03

申请号：PCT/JP2003/014117

申请日：2003-11-05

Applicant: ソニー株式会社 ,  丸山 竜一郎 ,  阿多 誠文 ,  白石 誠司

Inventor： 丸山 竜一郎 ,  阿多 誠文 ,  白石 誠司

IPC: H01L29/786

CPC classification number: H01L51/0595 ,  B82Y10/00 ,  H01L51/0048 ,  H01L51/0508 ,  Y10S977/762 ,  Y10S977/936 ,  Y10S977/938 ,  Y10S977/949

Abstract: 　従来の炭素分子からなる電子素子の欠点を克服して、それを上回る性能を有することができる超小型の電子素子、及びその製造方法である。内側の金属性カーボンナノチューブ層（２）が外側の半導体性カーボンナノチューブ層（１）で部分的に覆われた多層カーボンナノチューブ（１０）を用い、金属からなるソース電極（３）及びドレイン電極（５）を半導体性カーボンナノチューブ（１）の両端に接触させ、金属からなるゲート電極（４）を金属性カーボンナノチューブ（２）に接触させ、半導体性カーボンナノチューブ層（１）と金属性カーボンナノチューブ層（２）との間の空間をゲート絶縁層として、絶縁ゲート型電界効果トタンジスタを構成する。多層カーボンナノチューブ（１０）は、多層カーボンナノチューブの各カーボンナノチューブ層から、外側に半導体性カーボンナノチューブ層（１）があり、内側に金属性カーボンナノチューブ層（２）がある２層を選択し、目的に適した形に成形して、利用する。

Abstract translation: 一种微电子电子器件及其制造方法，克服了传统的碳分子电子器件的缺点，具有优于常规电子器件的性能。 使用具有外部半导体碳纳米管层（1）的多层碳纳米管（10）和部分被外部半导体碳纳米管层（1）覆盖的内部金属碳纳米管层（2）。 金属的源极和漏极（3,5）分别与半导体碳纳米管（1）的两端接触。 金属的栅电极（4）与金属碳纳米管层（2）接触。 在半导体和金属碳纳米管层（1,2）之间的空间中形成栅极绝缘层。 因此，构造了绝缘栅场效应晶体管。 将多层碳纳米管（10）形成为两个碳纳米管层的所需形状，其中外部一个是半导体碳纳米管层（1），其中内部一个是金属碳纳米管层（2）。 这些碳纳米管层选自多层碳纳米管的碳纳米管层。

公开(公告)号：WO2004038767A2

公开(公告)日：2004-05-06

申请号：PCT/US0322061

申请日：2003-07-16

Applicant: HARVARD COLLEGE

Inventor： LIEBER CHARLES M ,  LAUHON LINCOLN J ,  GUDIKSEN MARK S ,  WANG DELI

IPC: C30B11/00 ,  C30B25/00 ,  G01N27/12 ,  G01N27/414 ,  G01N33/543 ,  G01Q70/00 ,  G11C11/56 ,  G11C13/02 ,  H01L23/532 ,  H01L29/06 ,  H01L29/20 ,  H01L29/207 ,  H01L29/267 ,  H01L29/73 ,  H01L31/0352 ,  H01L31/08 ,  H01L33/18 ,  H01L51/00 ,  H01L51/30 ,  H01L21/00

CPC classification number: G11C13/025 ,  B82Y10/00 ,  B82Y15/00 ,  B82Y30/00 ,  C30B11/00 ,  C30B25/00 ,  C30B25/005 ,  C30B29/60 ,  C30B29/605 ,  G01N27/4146 ,  G01N33/54373 ,  G11C11/56 ,  G11C13/0014 ,  G11C13/0019 ,  G11C13/04 ,  G11C2213/17 ,  G11C2213/18 ,  G11C2213/77 ,  G11C2213/81 ,  H01L21/02532 ,  H01L21/0254 ,  H01L21/02543 ,  H01L21/02546 ,  H01L21/02557 ,  H01L21/0256 ,  H01L21/02603 ,  H01L21/02617 ,  H01L21/02628 ,  H01L21/02645 ,  H01L21/02653 ,  H01L23/53276 ,  H01L27/092 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/125 ,  H01L29/1606 ,  H01L29/2003 ,  H01L29/207 ,  H01L29/267 ,  H01L29/73 ,  H01L29/7781 ,  H01L29/78696 ,  H01L29/861 ,  H01L29/868 ,  H01L31/0352 ,  H01L31/08 ,  H01L33/18 ,  H01L51/0048 ,  H01L51/0595 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/3011 ,  Y02E10/549 ,  Y10S977/936 ,  Y10S977/938 ,  Y10S977/958 ,  Y10T428/2929 ,  Y10T428/298 ,  H01L2924/00

Abstract: The present invention relates generally to sub-microelectronic circuitry, and more particularly to nanometer-scale articles, including nanoscale wires which can be selectively doped at various locations and at various levels. In some cases, the articles may be single crystals. The nanoscale wires can be doped, for example, differentially along their length, or radially, and either in terms of identity of dopant, concentration of dopant, or both. This may be used to provide both n-type and p-type conductivity in a single item, or in different items in close proximity to each other, such as in a crossbar array. The fabrication and growth of such articles is described, and the arrangement of such articles to fabricate electronic, optoelectronic, or spintronic devices and components. For example, semiconductor materials can be doped to form n-type and p-type semiconductor regions for making a variety of devices such as field effect transistors, bipolar transistors, complementary inverters, tunnel diodes, light emitting diodes, sensors, and the like.

Abstract translation: 本发明一般涉及亚微电子电路，更具体地涉及纳米尺度制品，包括可以在各种位置和各种级别选择性地掺杂的纳米线。 在一些情况下，制品可以是单晶。 纳米尺寸线可以例如沿其长度或径向掺杂，或者根据掺杂剂的掺杂剂浓度，掺杂剂的浓度或两者掺杂。 这可以用于在单个项目中提供n型和p型导电性，或者在彼此非常接近的不同项目中提供，例如在横杆阵列中。 描述了这种制品的制造和生长，以及这些制品的布置以制造电子，光电子或自旋电子器件和部件。 例如，可以掺杂半导体材料以形成n型和p型半导体区域，用于制造诸如场效应晶体管，双极晶体管，互补反相器，隧道二极管，发光二极管，传感器等的各种器件。

公开(公告)号：WO01072201A2

公开(公告)日：2001-10-04

申请号：PCT/US2001/010032

申请日：2001-03-29

IPC: A61B5/04 ,  A61N1/05 ,  A61B

CPC classification number: A61N1/0531 ,  A61B5/04001 ,  A61B5/4041 ,  A61B5/4047 ,  A61B5/685 ,  A61B2562/187 ,  Y10S977/936 ,  Y10T29/49117

Abstract: An implant device for creating a neural interface with the central nervous system having a polyimide-based electrode array is presented along with a method for making the device. The device may be configured as a three dimensional structure and is capable of sensing multi-unit neural activity from the cerebral cortex. Mechanical, electrical and biological characteristics of the device support its use as a reliable, long term implant.

Abstract translation: 一种用于与具有基于聚酰亚胺的电极阵列的中枢神经系统一起产生神经接口的植入装置与制造该装置的方法一起呈现。 该装置可以被配置为三维结构并且能够感测来自大脑皮质的多单位神经活动。 该设备的机械，电气和生物特性支持其用作可靠的长期植入物。

公开(公告)号：WO99057813A1

公开(公告)日：1999-11-11

申请号：PCT/DE1999/000715

申请日：1999-03-15

IPC: G06F7/50 ,  G06F7/52 ,  H01L29/66 ,  H03K19/08

CPC classification number: G06F7/527 ,  B82Y10/00 ,  G06F7/502 ,  G06F7/505 ,  G06F2207/4828 ,  H03K19/08 ,  Y10S977/936 ,  Y10S977/937 ,  Y10S977/94

Abstract: A circuit with at least five individual electron transistors, whereby three of said transistors (ET1, ET2, ET3) are mounted between a first main node (H1) and an output (A) via a second main node (H2) and a third main node (H3). The fourth individual electron transistor (ET4) is mounted between the second main node and a first supply voltage (V1), whereby the gate electrode pertaining thereto (G4) is connected to the first main node (H1). The fifth individual electron transistor (ET5) is mounted between the third main node (H3) and the first supply voltage (VI), whereby the gate electrode (G5) pertaining thereto is connected to the second main node (H2). The circuit is suitable for use as a full loader and a multiplier.

Abstract translation: 一种电路装置，具有通过第二主节点（H2）和第一主节点（H1）和一个输出（A）之间的第三主节点（H3）至少五个单电子晶体管，其中三个（ET1，ET2，ET3）连接。 第四单电子晶体管（ET4）连接在第二主节点和第一电源电压（V1）之间，其栅极电极（G4）与第一主节点（H1）和第五单电子晶体管（ET5）是之间的第三 主节点（H3）和该第一电源电压切换（V1），其栅极电极连接到（G5）到第二Hautpknoten（H2）。 该电路装置适合作为全加法器和乘法器。

公开(公告)号：WO99037358A1

公开(公告)日：1999-07-29

申请号：PCT/US1999/001293

申请日：1999-01-22

IPC: A61B17/00 ,  A61B17/34 ,  A61N1/32

CPC classification number: A61N1/327 ,  A61B2017/00274 ,  A61B2017/3411 ,  A61B2018/00547 ,  A61N1/325 ,  Y10S977/936

Abstract: An electrode template apparatus (22), includes a three-dimensional support member having opposite surfaces, a plurality of bores (26, 28, 30, 32, 34, 36, 38) extending through the support member and through the opposite surfaces, a plurality of conductors on the member separately connected to the plurality of bores, a plurality of needle electrodes (58, 60, 62, 64, 66, 68) selectively insertable in the plurality of bores and into tissue to be electroporated so that each electrode is connected to at least one conductor for connecting the electrodes to a power supply (12).

Abstract translation: 电极模板装置（22）包括具有相对表面的三维支撑构件，延伸穿过支撑构件并穿过相对表面的多个孔（26,28,30,32,34,36,38），一个 分别连接到多个孔的构件上的多个导体，多个针电极（58,60,62,64,66,68），其可选择性地插入到多个孔中并进入要电穿孔的组织中，使得每个电极为 连接到用于将电极连接到电源（12）的至少一个导体。