公开(公告)号：WO2017136141A1

公开(公告)日：2017-08-10

申请号：PCT/US2017/013953

申请日：2017-01-18

Applicant: APPLIED MATERIALS, INC.

Inventor： ZHANG, Xuena ,  YIM, Dong-kil ,  DAI, Wenqing ,  YOU, Harvey ,  WON, Tae Kyung ,  YANG, Hsiao-Lin ,  LIN, Wan-Yu ,  TSAI, Yun-chu

IPC: G02F1/1368 ,  G02F1/1343

CPC classification number: H01L29/4908 ,  G02F1/136213 ,  G02F1/1368 ,  H01L21/02148 ,  H01L21/02159 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02183 ,  H01L21/02186 ,  H01L21/02189 ,  H01L21/02192 ,  H01L21/02194 ,  H01L21/02274 ,  H01L21/0228 ,  H01L27/1222 ,  H01L27/1248 ,  H01L27/1255 ,  H01L27/1259 ,  H01L27/3258 ,  H01L27/3262 ,  H01L27/3265 ,  H01L28/40 ,  H01L28/60 ,  H01L2227/323

Abstract: Embodiments of the disclosure generally provide methods of forming a capacitor with high capacitance and low leakage as well as a good interface control for thin film transistor (TFT) applications. In one embodiment, a thin film transistor structure includes a capacitor formed in a thin film transistor device. The capacitor further includes a common electrode disposed on a substrate, a dielectric layer formed on the common electrode and a pixel electrode formed on the dielectric layer. An interface protection layer formed between the common electrode and the dielectric layer, or between the dielectric layer and the pixel electrode. A gate insulating layer fabricated by a high-k material may also be utilized in the thin film transistor structure.

Abstract translation: 本公开的实施例通常提供形成具有高电容和低漏电的电容器以及用于薄膜晶体管（TFT）应用的良好接口控制的方法。 在一个实施例中，薄膜晶体管结构包括形成在薄膜晶体管器件中的电容器。 该电容器还包括设置在衬底上的公共电极，形成在公共电极上的电介质层和形成在电介质层上的像素电极。 界面保护层形成于公共电极与介电层之间或介电层与像素电极之间。 在薄膜晶体管结构中也可以使用由高k材料制成的栅绝缘层。

公开(公告)号：WO2015100458A1

公开(公告)日：2015-07-02

申请号：PCT/US2014/072592

申请日：2014-12-29

Applicant: TEXAS INSTRUMENTS INCORPORATED ,  TEXAS INSTRUMENTS JAPAN LIMITED

Inventor： NIIMI, Hiroaki ,  MEHORTRA, Manoj ,  NANDAKUMAR, Mahalingam

IPC: H01L21/8249 ,  H01L27/092

CPC classification number: H01L27/092 ,  H01L21/02148 ,  H01L21/02164 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02186 ,  H01L21/02189 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/0271 ,  H01L21/0273 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28158 ,  H01L21/28202 ,  H01L21/28238 ,  H01L21/31053 ,  H01L21/31055 ,  H01L21/31111 ,  H01L21/3212 ,  H01L21/32133 ,  H01L21/823828 ,  H01L21/823842 ,  H01L21/823857 ,  H01L27/0922 ,  H01L29/42364 ,  H01L29/42372 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545

Abstract: An integrated circuit is provided with a metal gate NMOS transistor (130) with a high-k first gate dielectric (108) on a high quality thermally grown interface dielectric (106) and with a metal gate PMOS transistor (132) with a high-k last gate dielectric (136) on a chemically grown interface dielectric (134). Process flows are provided for forming an integrated circuit with a metal gate NMOS transistor (130) with a high-k first gate dielectric (108) on a high quality thermally grown interface dielectric (106) and with a metal gate PMOS transistor (132) with a high-k last gate dielectric (136) on a chemically grown interface dielectric (134).

Abstract translation: 集成电路在高质量热生长界面介质（106）上设置有具有高k第一栅极电介质（108）的金属栅极NMOS晶体管（130），并且具有金属栅极PMOS晶体管（132） k化学生长界面电介质（134）上的最后栅极电介质（136）。 提供了工艺流程，用于在高质量热生长界面电介质（106）和金属栅极PMOS晶体管（132）上形成具有高k第一栅极电介质（108）的金属栅极NMOS晶体管（130）的集成电路， 在化学生长的界面电介质（134）上具有高k的最后栅极电介质（136）。

公开(公告)号：WO2013150920A1

公开(公告)日：2013-10-10

申请号：PCT/JP2013/058805

申请日：2013-03-26

Applicant: 東京エレクトロン株式会社

Inventor： 秋山　浩二 ,  東島　裕和 ,  田村　知大 ,  青山　真太郎 ,  和村　有

IPC: H01L21/336 ,  C23C16/40 ,  C23C16/56 ,  H01L21/283 ,  H01L21/31 ,  H01L21/316 ,  H01L21/318 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

CPC classification number: H01L21/02356 ,  C23C16/06 ,  C23C16/405 ,  C23C16/46 ,  C23C16/52 ,  C23C16/56 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/02194 ,  H01L21/022 ,  H01L21/02332 ,  H01L21/0234 ,  H01L21/28158 ,  H01L21/28185 ,  H01L21/67109 ,  H01L21/67115 ,  H01L28/40 ,  H01L29/401 ,  H01L29/517

Abstract: 　ソース・ドレイン及びチャネルが形成された被処理体上に酸化ハフニウム及び酸化ジルコニウムを含むゲート絶縁膜を成膜する工程と、前記絶縁膜を６００℃以下の温度で結晶化熱処理する工程と、を含み、前記結晶化熱処理後の前記絶縁膜の比誘電率が２７以上である、半導体デバイスの製造方法。

Abstract translation: 该半导体器件制造方法包括在形成源极，漏极和沟道的工件上形成含有氧化铪和氧化锆的栅极绝缘膜的步骤，以及在600℃的温度下对绝缘膜进行结晶热处理的步骤 ℃以下，其中结晶热处理后的绝缘膜的介电常数为27以上。

公开(公告)号：WO2012138332A1

公开(公告)日：2012-10-11

申请号：PCT/US2011/031360

申请日：2011-04-06

Applicant: L'AIR LIQUIDE, SOCIETE ANONYME POUR L'ETUDE ET L'EXPLOITATION DES PROCEDES GEORGES CLAUDE ,  PALLEM, Venkateswara R. ,  DUSSARRAT, Christian

Inventor： PALLEM, Venkateswara R. ,  DUSSARRAT, Christian

IPC: C23C16/30 ,  C23C16/06 ,  H01L21/205

CPC classification number: H01L21/02181 ,  C07F7/006 ,  C23C16/405 ,  H01L21/02189 ,  H01L21/0228

Abstract: Disclosed are hafnium-containing and zirconium-containing precursors and methods of synthesizing the same. The compounds may be used to deposit hafnium, zirconium, hafnium oxide, and zirconium oxide containing layers using vapor deposition methods such as chemical vapor deposition or atomic layer deposition.

Abstract translation: 公开了含铪和锆的前体及其合成方法。 这些化合物可用于使用诸如化学气相沉积或原子层沉积的气相沉积方法沉积铪，锆，氧化铪和含氧化锆的层。

公开(公告)号：WO2010098121A1

公开(公告)日：2010-09-02

申请号：PCT/JP2010/001304

申请日：2010-02-26

Applicant: キヤノンアネルバ株式会社 ,  中川隆史 ,  北野尚武 ,  辰巳徹

Inventor： 中川隆史 ,  北野尚武 ,  辰巳徹

IPC: H01L21/316 ,  C23C14/08 ,  H01L21/205 ,  H01L21/8247 ,  H01L27/115 ,  H01L29/78 ,  H01L29/788 ,  H01L29/792

CPC classification number: H01L21/02356 ,  C23C14/08 ,  C23C14/083 ,  C23C14/352 ,  H01L21/02145 ,  H01L21/02148 ,  H01L21/02159 ,  H01L21/02161 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/02194 ,  H01L21/02266 ,  H01L21/28088 ,  H01L21/28176 ,  H01L21/28194 ,  H01L21/28282 ,  H01L21/316 ,  H01L28/40 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7881 ,  H01L29/792 ,  H01L29/94

Abstract: 　高誘電率を有する誘電体膜の製造方法を提供する。　基板上に、ＨｆもしくはＨｆとＺｒの混合物からなるＡ元素とＡｌもしくはＳｉからなるＢ元素とＯを含有する金属酸化物からなる誘電体膜の形成方法であって、Ａ元素とＢ元素のモル比率Ｂ／(Ａ+Ｂ)が０.０２≦(Ｂ／(Ａ+Ｂ))≦０.０９５であり、かつＡ元素とＯのモル比率Ｏ／Ａが１.０

Abstract translation: 公开了一种具有高介电常数的电介质膜的制造方法。 具体公开了一种在基板上形成电介质膜的方法，所述电介质膜由含有O的金属氧化物，由Hf或Hf和Zr的混合物构成的元素A和组成的元素B组成 的Al或Si。 元素A和元素B之间的摩尔比，即B /（A + B）在0.02 =（B /（A + B））= 0.095的范围内，元素A和元素O之间的摩尔比， 即O / A在1.0 =（O / A）= 2.0的范围内。 制造电介质膜的方法包括形成具有无定形结构的金属氧化物的步骤，以及通过对具有非晶结构的金属氧化物的金属氧化物进行金属氧化物的形成而形成金属氧化物的步骤，该金属氧化物含有具有80％ 在不低于700℃的温度下进行退火处理的非晶结构。

公开(公告)号：WO2010078907A1

公开(公告)日：2010-07-15

申请号：PCT/EP2009/008821

申请日：2009-12-10

Applicant: MERCK PATENT GMBH ,  KUEGLER, Ralf ,  KLYSZCZ, Andreas ,  RENKER, Sabine ,  SCHNEIDER, Joerg J. ,  HOFFMANN, Rudolf

Inventor： KUEGLER, Ralf ,  KLYSZCZ, Andreas ,  RENKER, Sabine ,  SCHNEIDER, Joerg J. ,  HOFFMANN, Rudolf

IPC: C07C251/70 ,  C23C18/12 ,  H01L21/335 ,  H05K3/12 ,  H05K3/14

CPC classification number: H01L29/786 ,  C07C249/08 ,  C07F7/2204 ,  C23C18/1216 ,  C23C18/1279 ,  C23C18/1295 ,  C23C18/14 ,  H01L21/02175 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/02192 ,  H01L21/02288 ,  H01L21/02348 ,  H01L21/28008 ,  H01L21/316 ,  H01L27/1225 ,  H01L27/1248 ,  H01L27/1292 ,  H01L29/45 ,  H01L29/4908 ,  H01L29/78603 ,  H01L29/7869 ,  H01L2924/0002 ,  C07C251/70 ,  H01L2924/00

Abstract: Die Erfindung betrifft einen druckfähigen Precursor aus einem metallorganischen Aluminium-, Gallium-, Neodym-, Ruthenium-, Magnesium-, Hafnium-, Zirkonium-, Indium- und/oder Zinn-Komplex sowie deren Gemische, der mindestens einen Liganden aus der Klasse der Oximate enthält, für elektronische Bauteile sowie ein Herstellverfahren. Des Weiteren betrifft die Erfindung entsprechende gedruckte elektronische Bauelemente, vorzugsweise Feldeffekttransistoren.

Abstract translation: 本发明涉及一种有机金属铝，镓，钕，钌，镁，铪，锆，铟的可打印前体和/或锡的络合物以及它们的混合物，从类中选择的至少一种配体的 含有肟盐，用于电子部件及其制造方法。 此外，对应于印刷的电子部件本发明，优选的场效应晶体管涉及。

公开(公告)号：WO2009119803A1

公开(公告)日：2009-10-01

申请号：PCT/JP2009/056282

申请日：2009-03-27

Applicant: 日本電気株式会社 ,  中川 隆史 ,  森 馨 ,  五十嵐 信行 ,  忍田 真希子

Inventor： 中川 隆史 ,  森 馨 ,  五十嵐 信行 ,  忍田 真希子

IPC: H01L21/8242 ,  H01L21/316 ,  H01L21/822 ,  H01L27/04 ,  H01L27/108

CPC classification number: H01L21/3142 ,  H01L21/02178 ,  H01L21/02189 ,  H01L21/02194 ,  H01L21/022 ,  H01L21/02271 ,  H01L21/0228 ,  H01L21/316 ,  H01L27/10811 ,  H01L27/10852 ,  H01L28/40

Abstract: 　比誘電率の大きな容量絶縁膜を実現し、占有面積が小さくても十分な容量を確保することができ、かつリーク電流の抑制されたキャパシタを提供する。キャパシタは、容量絶縁膜と、容量絶縁膜の両側にそれぞれ形成された上部電極および下部電極とを有する。容量絶縁膜は、ＺｒとＡｌとＯとを主成分とする複合酸化物であって、ＺｒとＡｌの組成比が（１－ｘ）：ｘ（０．０１≦ｘ≦０．１５）であり、かつ結晶構造を有する誘電体で構成される。下部電極は、少なくとも誘電体膜と接する面が非晶質構造を有する導電体からなる。

Abstract translation: 公开了具有高相对介电常数的电容绝缘膜的电容器，其中泄漏电流被抑制。 即使当占用的空间小时，电容器也确保足够的电容。 电容器包括电容器绝缘膜，以及分别形成在电容器绝缘膜两侧的上电极和下电极。 电容器绝缘膜由具有晶体结构的电介质材料构成，主要由Zr，Al和O组成的复合氧化物，Zr与Al的组成比为（1-x）：x（0.01 = x = 0.15）。 至少与电介质膜接触的下电极的表面由具有非晶结构的导体构成。

公开(公告)号：WO2008082448A1

公开(公告)日：2008-07-10

申请号：PCT/US2007/023084

申请日：2007-10-31

Applicant: STATE OF OREGON ACTING BY AND THROUGH THE STATE BOARD OF HIGHER EDUCATION ON BEHALF OF OREGON STATE UNIVERSITY ,  KESZLER, Douglas, A. ,  ANDERSON, Jeremy ,  HERSH, Peter, A. ,  STOWERS, Jason, K. ,  MEYERS, Stephen, T.

Inventor： KESZLER, Douglas, A. ,  ANDERSON, Jeremy ,  HERSH, Peter, A. ,  STOWERS, Jason, K. ,  MEYERS, Stephen, T.

IPC: C08F10/00 ,  H01L21/00

CPC classification number: H01L29/4908 ,  C01G1/10 ,  C01G25/006 ,  C01G25/06 ,  C01G27/006 ,  C01G27/06 ,  C01P2002/02 ,  C01P2002/72 ,  C01P2002/88 ,  C01P2004/03 ,  C01P2004/04 ,  C01P2006/40 ,  C23C18/06 ,  C23C18/1216 ,  C23C18/1225 ,  C23C18/1295 ,  G02B1/10 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/02192 ,  H01L21/02194 ,  H01L21/02282 ,  H01L21/0337 ,  H01L21/28194 ,  H01L29/7869 ,  Y10S430/114 ,  Y10S430/143

Abstract: Devices having a thin film or laminate structure comprising hafnium and/or zirconium oxy hydroxy compounds, and methods for making such devices, are disclosed. The hafnium and zirconium compounds can be doped, typically with other metals, such as lanthanum. Examples of electronic devices or components that can be made include, without limitation, insulators, transistors and capacitors. A method for patterning a device using a positive or negative resist also is described. For example, a master plate for imprint lithography can be made. An embodiment of a method for making a device having a corrosion barrier also is described. Embodiments of an optical device comprising an optical substrate and coating also are described. Embodiments of a physical ruler also are disclosed, such as for accurately measuring dimensions using an electron microscope.

Abstract translation: 公开了具有包含铪和/或锆羟基羟基化合物的薄膜或层压结构的装置，以及制造这种装置的方法。 铪和锆化合物可以掺杂，通常与其它金属如镧掺杂。 可以制造的电子器件或组件的实例包括但不限于绝缘体，晶体管和电容器。 还描述了使用正或负抗蚀剂图案化装置的方法。 例如，可以制造用于压印光刻的主板。 还描述了制造具有腐蚀屏障的装置的方法的实施例。 还描述了包括光学基底和涂层的光学装置的实施例。 还公开了物理尺的实施例，例如使用电子显微镜精确地测量尺寸。

公开(公告)号：WO2004030830A1

公开(公告)日：2004-04-15

申请号：PCT/US2003/030736

申请日：2003-09-26

Applicant: EKC TECHNOLOGY, INC.

Inventor： SVENDSEN, Leo, G. ,  MUKHERJEE, Shyama, P. ,  ROMAN, Paul, J., Jr. ,  HILL, Ross, H. ,  MADSEN, Harold, O. ,  ZHANG, Xin ,  HOHERTZ, Donna

IPC: B05D1/02

CPC classification number: C23C18/06 ,  C01G11/02 ,  C23C2/04 ,  C23C2/26 ,  C23C8/02 ,  C23C18/08 ,  C23C18/1204 ,  C23C18/1216 ,  C23C18/127 ,  C23C18/1279 ,  C23C18/1283 ,  C23C18/14 ,  C23C24/08 ,  C23C26/00 ,  C23C26/02 ,  C23C30/00 ,  G03F7/0047 ,  H01L21/02175 ,  H01L21/02183 ,  H01L21/02186 ,  H01L21/02189 ,  H01L21/02194 ,  H01L21/02203 ,  H01L21/02282 ,  H01L21/02337 ,  H01L21/02348 ,  H01L21/31691 ,  H01L21/31695 ,  H05K1/162 ,  H05K3/105

Abstract: This invention comprises methods for making nanostructured and nanoporous thin film structures of various compositions. These films can be directly patterned. In these methods, precursor films are deposited on a surface and different components of the precursor film are reacted under selected conditions, forming a nanostructured or nanoporous film. Such films can be used in a variety of applications, for example, low k dielectrics, sensors, catalysts, conductors or magnetic films. Nanostructured films can be created: (1) using one precursor component and two reactions, (2) using two or more components based on differential rates of photochemical conversion, (3) using two precursors based on the thermal sensitivity of one precursor and the photochemical sensitivity of the other, and (4) by photochemical reaction of a precursor film and selected removal of a largely unreacted component from the film.

Abstract translation: 本发明包括制备各种组合物的纳米结构和纳米多孔薄膜结构的方法。 这些膜可以直接图案化。 在这些方法中，前体膜沉积在表面上，并且前体膜的不同组分在选择的条件下反应，形成纳米结构或纳米多孔膜。 这种膜可以用于各种应用，例如低k电介质，传感器，催化剂，导体或磁性膜。 可以制备纳米结构膜：（1）使用一个前体组分和两个反应，（2）基于光化学转化的差异速率使用两种或更多种组分，（3）使用基于一种前体的热敏感性的两种前体和光化学 另一方的灵敏度，（4）通过前体膜的光化学反应，并从膜中选择除去大部分未反应的成分。

公开(公告)号：WO0231875A3

公开(公告)日：2003-01-09

申请号：PCT/US0142167

申请日：2001-09-11

Applicant: ASM INC ,  HAUKKA SUVI ,  SKARP JARMO ,  TUOMINEN MARKO

Inventor： HAUKKA SUVI ,  SKARP JARMO ,  TUOMINEN MARKO

IPC: H01L27/04 ,  C23C16/40 ,  C23C16/44 ,  C23C16/455 ,  H01L21/02 ,  H01L21/316 ,  H01L21/822 ,  H01L21/8242 ,  H01L27/108 ,  H01L29/78

CPC classification number: H01L21/3162 ,  C23C16/40 ,  C23C16/403 ,  C23C16/45529 ,  H01L21/02178 ,  H01L21/02189 ,  H01L21/02192 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/02299 ,  H01L21/3142 ,  H01L21/31604 ,  H01L28/56 ,  Y10S977/891

Abstract: An ultrathin aluminum oxide and lanthanide layers, particularly formed by an atomic layer deposition (ALD) type process, serve as interface layers between two or more materials. The interface layers can prevent oxidation of a substrate and can prevent diffusion of molecules between the materials. In the illustrated embodiments, a high-k dielectric material is sandwiched between two layers of aluminum oxide or lanthanide oxide in the formation of a transistor gate dielectric or a memory cell dielectric. Aluminum oxides can serve as a nucleation layer with less than a full monolayer of aluminum oxide. One monolayer or greater can also serve as a diffusion barrier, protecting the substrate from oxidation and the high-k dielectric from impurity diffusion. Nanolaminates can be formed with multiple alternating interface layers and high-k layers, where intermediate interface layers can break up the crystal structure of the high-k materials and lower leakage levels.

Abstract translation: 特别是通过原子层沉积（ALD）型方法形成的超薄氧化铝和镧系元素层用作两种或多种材料之间的界面层。 界面层可以防止基底的氧化并且可以防止分子在材料之间的扩散。 在所示实施例中，在形成晶体管栅极电介质或存储单元电介质时，高k介电材料夹在两层氧化铝或镧系元素氧化物之间。 氧化铝可用作具有少于全部氧化铝单层的成核层。 一个或多个单层也可以用作扩散阻挡层，保护基底免受氧化和高k电介质的杂质扩散。 纳米材料可以形成多个交替界面层和高k层，其中中间界面层可以分解高k材料的晶体结构并降低泄漏水平。