公开(公告)号：WO2018171190A1

公开(公告)日：2018-09-27

申请号：PCT/CN2017/107628

申请日：2017-10-25

Applicant: BOE TECHNOLOGY GROUP CO., LTD. ,  HEFEI XINSHENG OPTOELECTRONICS TECHNOLOGY CO., LTD.

Inventor： REN, Xingfeng ,  CHE, Lu ,  ZENG, Lingling

IPC: G02F1/1343

CPC classification number: H01L27/124 ,  H01L21/76894 ,  H01L22/14 ,  H01L27/1222 ,  H01L27/1248 ,  H01L27/1288 ,  H01L29/41733 ,  H01L29/66765 ,  H01L29/78669

Abstract: A pixel unit includes a thin film transistor (100), a first insulating layer (500), a pixel electrode (200), a second insulating layer (600), a meltable conductive component (400), and a common electrode (300). The thin film transistor (100) includes a drain electrode (110). The first insulating layer (500) is arranged over the drain electrode (110). The pixel electrode (200) is arranged over the first insulating layer (500) and electrically coupled to the drain electrode (110). The second insulating layer (600) is arranged over the pixel electrode (200). The meltable conductive component (400) is arranged over the second insulating layer (600). The common electrode (300) is arranged over the meltable conductive component (400) and electrically coupled to the meltable conductive component (400).

公开(公告)号：WO2017124673A1

公开(公告)日：2017-07-27

申请号：PCT/CN2016/083058

申请日：2016-05-23

Applicant: 深圳市华星光电技术有限公司

Inventor： 徐向阳

IPC: G02F1/1362 ,  G02F1/13 ,  H01L27/12

CPC classification number: H01L29/41733 ,  G02F1/1335 ,  G02F1/136209 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/136236 ,  G09G3/3225 ,  G09G3/3648 ,  H01L21/77 ,  H01L23/552 ,  H01L27/12 ,  H01L27/32 ,  H01L29/66765 ,  H01L29/78669 ,  H01L29/78678 ,  H01L29/78696

Abstract: 一种阵列基板（1）的制作方法及液晶显示面板，阵列基板（1）的制作方法，半导体层（40）上设置有遮光层（501），该遮光层（501）为一种具有吸光特性的正性光刻胶，该遮光层（501）采用与蚀刻形成半导体层（40）所用的光阻层（50）为同层设计，在半导体层（40）完成蚀刻后，通过对光阻层（50）进行烧光阻得到该尺寸小于半导体层（40）的遮光层（501），以遮挡光线对半导体层（40）的照射，降低漏电流，然后通过磷离子注入形成半导体层（40）两端的欧姆接触层（41），该制作方法简单易行，效果良好；该液晶显示面板，半导体层（40）上设有遮光层（501），该遮光层（501）同时具备蚀刻阻挡和遮光的作用，能够取代现有技术中彩膜基板（2）上的黑色矩阵，遮挡光线对半导体层（40）的照射，降低漏电流，简化面板结构，提升开口率。

公开(公告)号：WO2017121211A1

公开(公告)日：2017-07-20

申请号：PCT/CN2016/108892

申请日：2016-12-07

Applicant: HONG FU JIN PRECISION INDUSTRY (SHENZHEN) CO., LTD. ,  HON HAI PRECISION INDUSTRY CO., LTD.

Inventor： KAO, Yichun ,  LIN, Xinye ,  SHIH, Poli ,  CHANG, Weichih ,  LU, Yiming ,  WU, Iwei

IPC: H01L29/12 ,  H01L21/77

CPC classification number: H01L29/66969 ,  H01L21/441 ,  H01L21/47635 ,  H01L21/477 ,  H01L27/124 ,  H01L29/24 ,  H01L29/41733 ,  H01L29/45 ,  H01L29/458 ,  H01L29/66765 ,  H01L29/78669 ,  H01L29/78678 ,  H01L29/7869

Abstract: A thin film transistor array panel includes a first conductive layer (102) including a gate electrode; a channel layer (104) disposed over the gate; and a second conductive layer (105) disposed over the channel layer (104). The second conductive layer (105) includes a multi-layered portion defining a source electrode (105a) and a drain electrode (105b), which includes a first sub-layer (105-1), a second sub-layer (105-2), and a third sub-layer (105-3) sequentially disposed one over another. Both the third and the first sub-layers (105-3, 105-1) include indium and zinc oxide materials. An indium to zinc content ratio in the first sub-layer (105-1) is greater than that in the third sub-layer (105-3). The content ratio differentiation between the first and the third sub-layers (105-1, 105-3) affects a lateral etch profile associated with a gap (106) generated in the second conductive layer (105) between the source and the drain electrodes (105a, 105b), where the associated gap (106) width in the third sub-layer (105-3) is wider than that in the first sub-layer (105-1).

Abstract translation: 薄膜晶体管阵列面板包括：第一导电层（102），其包括栅电极; 布置在所述栅极上方的沟道层（104） 和设置在沟道层（104）上的第二导电层（105）。 第二导电层（105）包括限定源电极（105a）和漏电极（105b）的多层部分，其包括第一子层（105-1），第二子层（105-2） ）和第三子层（105-3），其顺序地一个在另一个之上。 第三和第一子层（105-3,105-1）都包括铟和氧化锌材料。 第一子层（105-1）中的铟与锌的含量比大于第三子层（105-3）中的铟与锌的含量之比。 第一和第三子层（105-1,105-3）之间的含量比例区分影响与源极和漏极之间的第二导电层（105）中产生的间隙（106）相关的横向蚀刻轮廓 （105a，105b），其中第三子层（105-3）中的相关间隙（106）宽度比第一子层（105-1）中的宽度更宽。

公开(公告)号：WO2017121009A1

公开(公告)日：2017-07-20

申请号：PCT/CN2016/074503

申请日：2016-02-25

Applicant: 深圳市华星光电技术有限公司

Inventor： 徐向阳

IPC: G02F1/1343 ,  G02F1/1362 ,  H01L21/77 ,  H01L27/12

CPC classification number: G02F1/134363 ,  G02F1/13439 ,  G02F1/136213 ,  G02F1/136227 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/136295 ,  G02F2201/121 ,  G02F2201/122 ,  G02F2201/123 ,  G02F2202/103 ,  H01L21/0217 ,  H01L21/02271 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/0262 ,  H01L21/0274 ,  H01L21/2855 ,  H01L21/30604 ,  H01L21/3081 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/32134 ,  H01L21/32139 ,  H01L21/77 ,  H01L27/12 ,  H01L27/1222 ,  H01L27/124 ,  H01L27/1248 ,  H01L27/1255 ,  H01L27/1262 ,  H01L27/127 ,  H01L27/1288 ,  H01L29/42364 ,  H01L29/42372 ,  H01L29/42384 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/518 ,  H01L29/66765 ,  H01L29/78669 ,  H01L29/78696

Abstract: 一种TFT-LCD阵列基板的制作方法，将像素电极(17)和公共电极(18)采用同一透明导电层制得，且像素电极(17)和公共电极(18)下方的绝缘保护层(16)上设有数个相互平行的条状的沟道(162)，像素电极(17)与公共电极(18)沿沟道(162)两侧的凸台交替分布且延伸至沟道(162)的侧壁上，从而增大了像素电极(17)和公共电极(18)在垂直于基板方向的面积，增加了水平电场，同时也增大了存储电容，进而提高了液晶面板的显示质量。

公开(公告)号：WO2017016007A1

公开(公告)日：2017-02-02

申请号：PCT/CN2015/087726

申请日：2015-08-21

Applicant: 深圳市华星光电技术有限公司

Inventor： 武岳

IPC: H01L29/786 ,  H01L29/06 ,  H01L27/12

CPC classification number: H01L29/78606 ,  H01L21/02115 ,  H01L21/022 ,  H01L21/02282 ,  H01L21/02532 ,  H01L21/02565 ,  H01L21/02584 ,  H01L21/02592 ,  H01L21/0262 ,  H01L21/02631 ,  H01L27/1222 ,  H01L27/1225 ,  H01L27/127 ,  H01L27/1288 ,  H01L29/06 ,  H01L29/4908 ,  H01L29/66765 ,  H01L29/66969 ,  H01L29/78618 ,  H01L29/78669 ,  H01L29/7869 ,  H01L29/78696

Abstract: 一种TFT基板结构及其制作方法，通过在半导体层（4）上方形成石墨烯层（5），在制作完第二金属层（6）之后，以第二金属层为掩模，对石墨烯层进行氟离子注入，在石墨烯层上对应半导体层的沟道区（41）上方形成改性区域，改性区域的石墨烯层具有绝缘特性以及隔绝水/氧的特性，可以对沟道区形成保护，源漏极（61,62）下方的石墨烯层未经离子掺杂，仍保持石墨烯优良的导电性，从而不需要对该石墨烯层设置过孔即可实现源、漏极与半导体层的电性连接，使制备的TFT器件具有良好的I-V(电流-电压)输出性能及稳定性，减少了一道光罩制程，缩短了生产周期并降低了生产成本。

公开(公告)号：WO2016182282A1

公开(公告)日：2016-11-17

申请号：PCT/KR2016/004801

申请日：2016-05-09

Applicant: 주식회사 엘지화학

Inventor： 이일하 ,  황지영 ,  이승헌 ,  오동현 ,  김기환 ,  서한민 ,  박찬형

IPC: H01L29/786 ,  G02F1/136

CPC classification number: H01L29/78633 ,  C23C14/0015 ,  C23C14/0676 ,  C23C14/185 ,  C23C14/34 ,  G02F1/133502 ,  G02F1/13439 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/136295 ,  H01L27/124 ,  H01L29/45 ,  H01L29/4908 ,  H01L29/786 ,  H01L29/78618 ,  H01L29/78669 ,  H01L29/78678 ,  H01L29/7869

Abstract: 박막트랜지스터 기판 및 이를 포함하는 디스플레이 장치가 개시된다. 박막트랜지스터 기판은 게이트 전극, 소스 전극, 드레인 전극, 게이트 라인 및 테이터 라인의 기판을 향하는 면과 이의 반대 면 상에 구비되는 광반사 저감층을 포함하며, 광반사 저감층은 하기 [식 1]의 값 이 0.004 이상 0.22 이하를 만족한다. [식 1] (k x t )/ λ ( [식 1]에 있어서, k는 광반사 저감층의 소멸계수를 의미하고, t는 광반사 저감층의 두께를 의미하며, λ는 빛의 파장을 의미한다. )

Abstract translation: 公开了一种薄膜晶体管基板和包括该薄膜晶体管基板的显示装置。 薄膜晶体管基板包括：栅电极; 源电极; 漏电极; 以及设置在面对栅极线和数据线基板的表面及与其相反的表面的光反射降低层，其中光反射降低层满足以下[式1]的值为0.004-0.22：（kxt）/ λ（其中k表示光反射降低层的消光系数; t表示光反射减少层的厚度;λ表示光的波长）。

公开(公告)号：WO2016157313A1

公开(公告)日：2016-10-06

申请号：PCT/JP2015/059702

申请日：2015-03-27

Applicant: 堺ディスプレイプロダクト株式会社

Inventor： 野寺　伸武 ,  石田　茂 ,  高倉　良平 ,  松島　吉明 ,  松本　隆夫 ,  小林　和樹 ,  桶谷　大亥

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L27/1222 ,  H01L29/66765 ,  H01L29/7866 ,  H01L29/78669 ,  H01L29/78696

Abstract: 　オフ電流を低減することができる薄膜トランジスタ及び該薄膜トランジスタを備える表示パネルを提供する。　薄膜トランジスタは、基板の表面に形成されたゲート電極と、ゲート電極の上側に形成されたポリシリコン層と、ポリシリコン層を覆うように形成されたアモルファスシリコン層と、アモルファスシリコン層の上側に形成されたｎ＋シリコン層と、ｎ＋シリコン層上に形成されたソース電極及びドレイン電極とを備え、ポリシリコン層、ソース電極及びドレイン電極を基板の表面に射影した射影状態でポリシリコン層の一部と、ソース電極及びドレイン電極それぞれの一部とが重なるようにしてあり、射影状態でソース電極及びドレイン電極間に位置するポリシリコン層の、ソース電極及びドレイン電極間の長さ方向に直交する幅方向の最小寸法は、ソース電極及びドレイン電極の幅方向の寸法より小さい。

Abstract translation: 提供了可以减少截止电流的薄膜晶体管，以及设置有薄膜晶体管的显示面板。 薄膜晶体管设置有形成在基板的表面上的栅电极，形成在栅电极的上侧的多晶硅层，形成为覆盖多晶硅层的非晶硅层，形成n +硅层 在非晶硅层的上侧，以及形成在n +硅层上的源电极和漏电极。 在多晶硅层，源电极和漏电极投影到基板的表面上的投影状态下，多晶硅层的一部分与源电极和漏电极的一部分之间存在重叠。 在投影状态下，位于源电极和漏电极之间的多晶硅层的最小尺寸在与源电极和漏电极之间的长度方向正交的宽度方向上的尺寸小于源极尺寸 电极和漏极在宽度方向上。

公开(公告)号：WO2016145726A1

公开(公告)日：2016-09-22

申请号：PCT/CN2015/077964

申请日：2015-04-30

Applicant: 深圳市华星光电技术有限公司

Inventor： 卢马才

IPC: H01L21/77 ,  H01L27/12

CPC classification number: H01L29/78675 ,  H01L21/02592 ,  H01L21/02675 ,  H01L21/77 ,  H01L27/12 ,  H01L27/1218 ,  H01L27/1229 ,  H01L27/1251 ,  H01L27/127 ,  H01L29/66757 ,  H01L29/66765 ,  H01L29/78669

Abstract: 提供一种低温多晶硅薄膜晶体管阵列基板的制作方法，包括步骤：A）利用第一带条纹的光罩定义出N沟道的源电极的重掺杂区（316a）和轻掺杂区（316b）、N沟道的漏电极的重掺杂区（317a）和轻掺杂区（317b）；B）利用第二带条纹的光罩定义出P沟道的源电极的掺杂区（318）和漏电极的掺杂区（319）；C）利用第三带条纹的光罩定义出像素区、N沟道的漏电极的重掺杂区（317a）和源电极的重掺杂区（316a）处的接触孔区、P沟道的源电极的掺杂区（318）和漏电极的掺杂区（319）的接触孔区；D）利用第四带条纹的光罩定义出N沟道的漏电极的重掺杂区（317a）和源电极的重掺杂区（316a）处的金属电极区、P沟道的源电极的掺杂区（318）和漏电极的掺杂区（319）处的金属电极区。

公开(公告)号：WO2016140975A1

公开(公告)日：2016-09-09

申请号：PCT/US2016/020278

申请日：2016-03-01

Applicant: CBRITE INC.

Inventor： SHIEH, Chan-Long ,  FOONG, Fatt ,  YU, Gang ,  WANG, Guangming

IPC: H01L21/00

CPC classification number: H01L27/1266 ,  H01L27/1222 ,  H01L27/1225 ,  H01L29/78669 ,  H01L29/78678 ,  H01L29/7869 ,  H01L51/003 ,  H01L51/0541 ,  H01L51/0545 ,  H01L51/56 ,  H01L2227/323 ,  H01L2227/326

Abstract: The process of fabricating a flexible TFT back-panel includes depositing etch stop material on a glass support. A matrix of contact pads, gate electrodes and gate dielectric are deposited overlying the etch stop material. Vias are formed through the dielectric in communication with each pad. A matrix of TFTs is formed by depositing and patterning metal oxide semiconductor material to form an active layer of each TFT overlying the gate electrode. Source/drain metal is deposited on the active layer and in the vias in contact with the pads, the source/drain metal defining source/drain terminals of each TFT. Passivation material is deposited in overlying relationship to the TFTs. A color filter layer is formed on the passivation material and a flexible plastic carrier is affixed to the color filter. The glass support member and the etch stop material are then etched away to expose a surface of each of the pads.

Abstract translation: 制造柔性TFT后面板的过程包括在玻璃支架上沉积蚀刻停止材料。 接触焊盘，栅极电极和栅极电介质的矩阵沉积在蚀刻停止材料上。 通过与每个焊盘连通的电介质形成通孔。 通过沉积和图案化金属氧化物半导体材料形成TFT的矩阵，以形成覆盖栅电极的每个TFT的有源层。 源极/漏极金属沉积在有源层上，并且在与焊盘接触的通孔中，源极/漏极金属限定每个TFT的源极/漏极端子。 钝化材料以与TFT相重叠的关系沉积。 在钝化材料上形成滤色器层，并将柔性塑料载体固定在滤色器上。 然后将玻璃支撑构件和蚀刻停止材料蚀刻掉以暴露每个焊盘的表面。

公开(公告)号：WO2016065898A1

公开(公告)日：2016-05-06

申请号：PCT/CN2015/080456

申请日：2015-06-01

Applicant: 京东方科技集团股份有限公司

Inventor： 李文波 ,  吴新银 ,  李盼 ,  程鸿飞 ,  先建波

IPC: G02F1/1343

CPC classification number: G02F1/134309 ,  G02F1/13439 ,  G02F1/136213 ,  G02F1/136227 ,  G02F1/13624 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/134345 ,  G09G2300/0426 ,  G09G2300/043 ,  G09G2300/0447 ,  G09G2320/028 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/02532 ,  H01L21/02565 ,  H01L21/02592 ,  H01L21/0262 ,  H01L21/02631 ,  H01L21/2855 ,  H01L21/443 ,  H01L27/0207 ,  H01L27/0629 ,  H01L27/1222 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1255 ,  H01L27/1259 ,  H01L29/4908 ,  H01L29/495 ,  H01L29/518 ,  H01L29/66765 ,  H01L29/66969 ,  H01L29/78669 ,  H01L29/7869

Abstract: 一种阵列基板、显示面板及显示装置。所述阵列基板包括：多条数据线（30）和多条栅线（10），所述多条数据线（30）和所述多条栅线（10）定义的多个像素单元，每一像素单元包括第一像素电极（41）、第二像素电极（42），以及至少三个薄膜晶体管，所述像素单元还包括：充放电元件，所述充放电元件与所述至少三个薄膜晶体管中的第三薄膜晶体管对所述像素单元进行充放电，使得该像素单元形成电压不同的第一电压畴区和第二电压畴区。