公开(公告)号：CN110676304A

公开(公告)日：2020-01-10

申请号：CN201910439996.9

申请日：2019-05-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宏礼 ,  陈奕升 ,  周雷峻 ,  陈志良 ,  陈自强

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/78

Abstract: 一种制造半导体器件的方法包括：在半导体衬底上形成沿第一方向延伸的多个鳍结构。每个鳍结构包括靠近半导体衬底的第一区域和远离半导体衬底的第二区域。在第一相邻鳍结构对的第一区域之间形成导电层。在鳍结构的第二区域上方形成沿与第一方向基本垂直的第二方向延伸的栅电极结构，并且在栅电极结构上形成包括至少一条导线的金属化层。本发明的实施例还涉及半导体器件。

公开(公告)号：CN110021664A

公开(公告)日：2019-07-16

申请号：CN201811446592.4

申请日：2018-11-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志良 ,  赖志明 ,  蔡庆威 ,  杨超源 ,  曾健庭 ,  江国诚 ,  刘如淦 ,  吴伟豪 ,  林义雄 ,  张家豪 ,  周雷峻

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明的实施例描述了非平面半导体器件及其制造方法，非平面半导体器件诸如为具有一个或多个金属轨导体的鳍式场效应晶体管(finFET)。在一些情况下，一个或多个金属轨导体可以电连接至这些非平面半导体器件的栅极、源极和/或漏极区域。在这些情况下，可以利用一个或多个金属轨导体将各个非平面半导体器件的栅极、源极和/或漏极区域电连接至各种非平面半导体器件和/或其它半导体器件的其它栅极、源极和/或漏极区域。然而，在其它情况下，一个或多个金属轨导体可以与这些各个非平面半导体器件的栅极、源极和/或漏极区域隔离。这种隔离防止了一个或多个金属轨导体与这些非平面半导体器件的栅极、源极和/或漏极区域之间的电连接。

公开(公告)号：CN109427905A

公开(公告)日：2019-03-05

申请号：CN201810950395.X

申请日：2018-08-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江宏礼 ,  郑兆钦 ,  陈志良 ,  陈自强 ,  郭大鹏 ,  杨玉麟 ,  陈奕升 ,  黄思维

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 在方法中，形成其中第一半导体层和第二半导体层交替地堆叠的鳍结构。在鳍结构上方形成牺牲栅极结构。在未被牺牲栅极结构覆盖的鳍结构的源极/漏极区处蚀刻第一半导体层，从而形成暴露第二半导体层的第一源极/漏极间隔。在第一源极/漏极间隔处形成介电层，从而覆盖暴露的第二半导体层。蚀刻介电层和第二半导体层的部分，从而形成第二源极/漏极间隔。在第二源极/漏极间隔中形成源极/漏极外延层。至少一个第二半导体层与源极/漏极外延层接触，并且至少一个第二半导体层与源极/漏极外延层分离。本发明的实施例还涉及制造半导体器件的方法以及半导体器件。

公开(公告)号：CN108269803A

公开(公告)日：2018-07-10

申请号：CN201710599547.1

申请日：2017-07-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江国诚 ,  王志豪 ,  陈志良 ,  朱熙甯

IPC: H01L27/088

CPC classification number: H01L27/0886 ,  H01L21/823418 ,  H01L21/823431 ,  H01L21/823468 ,  H01L21/823481 ,  H01L29/0649 ,  H01L29/66545

Abstract: 在制造半导体器件的方法中，在两个鳍结构之间形成由介电材料制成的分隔壁。在分隔壁和两个鳍结构上方形成伪栅极结构。在伪栅极结构上方形成层间介电(ILD)层。去除ILD层的上部，从而暴露伪栅极结构。用金属栅极结构替换伪栅极结构。实施平坦化操作以暴露分隔壁，从而将金属栅极结构分成第一栅极结构和第二栅极结构。第一栅极结构和第二栅极结构通过分隔壁分隔开。本发明的实施例还涉及半导体器件。

公开(公告)号：CN108133933A

公开(公告)日：2018-06-08

申请号：CN201711176345.2

申请日：2017-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧锦涛 ,  陈志良 ,  杨超源 ,  庄惠中 ,  曾健庭 ,  邱奕勋

IPC: H01L27/02 ,  G06F17/50

Abstract: 一种集成电路结构包括第一阱、以及第一注入集合和第二注入集合。第一阱包括第一掺杂剂类型、在第一方向上延伸并具有第一宽度的第一部分、和与第一部分相邻的第二部分。第二部分在第一方向上延伸并且具有大于第一宽度的第二宽度。第一注入集合在第一阱的第一部分中，并且第二注入集合在第一阱的第二部分中。第一注入集合中的至少一个注入被配置为耦合至第一电源电压。第二注入集合中的每个注入具有不同于第一注入集合的第一掺杂剂类型的第二掺杂剂类型。本发明的实施例还涉及集成电路、用于形成集成电路的系统和方法。

公开(公告)号：CN108122901A

公开(公告)日：2018-06-05

申请号：CN201710669088.X

申请日：2017-08-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭士玮 ,  王中兴 ,  陈志良 ,  杨超源 ,  曾健庭 ,  邱奕勋 ,  侯元德

IPC: H01L27/02 ,  H01L27/088 ,  H01L27/06

Abstract: 一种集成电路包括衬底以及形成于所述衬底上的第一组功能胞单元(functional cell unit)。每一所述功能胞单元包括具有不同阈值电压的一对功能单元以及位于其所述功能单元(functional cell)之间的填充单元(filler cell)。所述第一组功能胞单元中的所述功能胞单元的数目等于或大于第二组功能胞单元的数目，每一所述第二组功能胞单元包括具有不同阈值电压且彼此贴靠(abut)的一对功能单元。如此一来，能够减小所述集成电路的泄漏电流(leakage current)。

公开(公告)号：CN107026146A

公开(公告)日：2017-08-08

申请号：CN201610816528.5

申请日：2016-09-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭士玮 ,  赖志明 ,  陈俊光 ,  陈志良 ,  杨超源 ,  曾健庭 ,  萧锦涛 ,  刘如淦 ,  严永松

IPC: H01L23/528 ,  H01L23/535 ,  H01L21/60

CPC classification number: H01L23/5286 ,  H01L21/76816 ,  H01L21/76892 ,  H01L23/5226 ,  H01L23/528 ,  H01L28/00 ,  H01L24/43 ,  H01L23/535 ,  H01L24/19

Abstract: 本发明涉及具有双电源轨结构的集成芯片。在一些实施例中，集成芯片具有第一金属互连层，该第一金属互连层具有在第一方向上延伸的下金属布线。第二金属互连层具有通过第一通孔层耦合至下金属布线并且在下金属布线上方在垂直于第一方向的第二方向上延伸的多个连接销。第三金属互连层具有在下金属布线和连接销上方在第一方向上延伸的上金属布线。上金属布线通过布置在第一通孔层上方的第二通孔层的方式耦合至连接销。将连接销连接至下金属布线和上金属布线减小了连接至连接销的电流密度，从而减小电迁移和/或IR问题。本发明的实施例还涉及集成芯片及其形成方法。

公开(公告)号：CN105097470A

公开(公告)日：2015-11-25

申请号：CN201410507439.3

申请日：2014-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志良 ,  赖志明 ,  萧锦涛 ,  刘如淦 ,  沈孟弘 ,  刘俊宏 ,  宋淑惠 ,  杨超源

IPC: H01L21/28 ,  H01L21/336 ,  H01L21/768 ,  H01L23/48 ,  H01L29/78

CPC classification number: H01L23/5226 ,  H01L21/768 ,  H01L21/76819 ,  H01L21/76829 ,  H01L21/76879 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823418 ,  H01L21/823437 ,  H01L21/823475 ,  H01L23/48 ,  H01L23/5283 ,  H01L23/5329 ,  H01L23/535 ,  H01L27/088 ,  H01L29/401 ,  H01L29/42364 ,  H01L29/456 ,  H01L29/665 ,  H01L29/66583 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体器件及其形成方法。该半导体器件包括：衬底，具有源极/漏极区域以及位于源极/漏极区域之间的沟道区域；栅极结构，位于衬底上方并邻近沟道区域；源极/漏极接触件，位于源极/漏极区域上方并且电连接至源极/漏极区域；以及位于所述源极/漏极接触件上方的接触件保护层。栅极结构包括栅极堆叠件和间隔件。源极/漏极接触件的顶面低于间隔件的顶面，间隔件的顶面与接触件保护层的顶面基本共面。接触件保护层防止在栅极堆叠件上方形成栅极通孔时栅极堆叠件与源极/漏极区域之间产生意外短路。因此，栅极通孔可以形成在栅极堆叠件的任意部分上方，甚至从俯视角度看时，形成在与沟道区域重叠的区域中。

公开(公告)号：CN116314198A

公开(公告)日：2023-06-23

申请号：CN202210901053.5

申请日：2022-07-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王柏钧 ,  赖知佑 ,  卢麒友 ,  邱上轩 ,  庄惠中 ,  陈志良

IPC: H01L27/118

Abstract: 本申请的实施例提供了半导体器件、集成电路及其制造方法。集成电路包括第一单元和第二单元。第一单元包括在第一方向上延伸的第一多个有源区域和在与第一方向交叉的第二方向上延伸的第一多个栅极，第一单元具有由第一多个栅极中的间断限定的第一单元边缘。第二单元包括在第一方向上延伸的第二多个有源区域和在第二方向上延伸的第二多个栅极，第二单元具有由第二多个栅极中的间断限定的第二单元边缘。第二多个有源区域中的每个大于第一多个有源区域中的每个，并且第一单元与第二单元相邻，使得第一单元边缘与第二单元边缘对齐。

公开(公告)号：CN115440660A

公开(公告)日：2022-12-06

申请号：CN202210253997.6

申请日：2022-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴国晖 ,  彭士玮 ,  林威呈 ,  庄惠中 ,  陈志良 ,  田丽钧 ,  鲁立忠

IPC: H01L21/8234 ,  H01L21/768 ,  H01L23/538

Abstract: 一种集成电路及其制造方法，集成电路包含在第一连接层中的第一电压电力轨及第二电压电力轨，且包含在第一连接层下方的第一电压下层电力轨及第二电压下层电力轨。第一电压电力轨及第二电压电力轨中的每一者在垂直于第一方向的第二方向上延伸。第一电压下层电力轨及第二电压下层电力轨中的每一者在第一方向上延伸。集成电路包含第一通孔连接件及第二通孔连接件，第一通孔连接件将第一电压电力轨与第一电压下层电力轨连接起来，第二通孔连接件将第二电压电力轨与第二电压下层电力轨连接起来。