-
公开(公告)号：CN110967934B
公开(公告)日：2022-08-05
申请号：CN201910325048.2
申请日：2019-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F7/20
Abstract: 一种执行光刻工艺的方法包括提供测试图案。测试图案包括以第一间距布置的第一组线、以第一间距布置的第二组线，并且还包括在第一组线和第二组线之间的至少一条参考线。用辐射源曝光测试图案，以在衬底上形成测试图案结构，辐射源提供不对称的单极照射轮廓。然后测量测试图案结构，并且将测量的距离与光刻参数的偏移相关联。基于光刻参数的偏移来调整光刻工艺。本发明的实施例还涉及光刻工艺监测方法。
-
公开(公告)号：CN113345801A
公开(公告)日：2021-09-03
申请号：CN202110052273.0
申请日：2021-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/033
Abstract: 一种形成半导体元件的方法及其集成电路，提供形成线端延伸区域的方法以及具有线端延伸区域的元件。在一些实施方式中，一种方法包括在硬光罩层的第一区域上形成图案化光阻。在硬光罩层中形成线端延伸区域。线端延伸区域自硬光罩层的第一区域的末端侧向向外延伸。可通过改变硬光罩层在线端延伸区域的物理性质而形成线端延伸区域。
-
公开(公告)号：CN107452732B
公开(公告)日：2020-05-22
申请号：CN201710301516.3
申请日：2017-05-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L23/535
Abstract: 本发明涉及集成芯片，该集成芯片使用金属带以通过将中间制程(MEOL)层耦合至电源轨来提高性能并且减少电迁移。在一些实施例中，集成芯片包括具有多个源极/漏极区域的有源区。有源区接触在第一方向上延伸的MEOL结构。在MEOL结构上方的位置处，第一金属引线在与第一方向垂直的第二方向上延伸。在第一方向上延伸的金属带布置在第一金属引线上方。金属带配置为将第一金属线连接至在第二方向上延伸的电源轨(如，该电源轨可以具有供电电压或接地电压)。通过以金属带的方式将MEOL结构连接至电源轨，可以降低寄生电容和电迁移。本发明还提供了集成芯片的形成方法。
-
公开(公告)号：CN110648903A
公开(公告)日：2020-01-03
申请号：CN201910566656.2
申请日：2019-06-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027
Abstract: 本公开涉及用于制造半导体器件的方法。本公开提供了用于制造半导体器件的方法。根据本公开的方面，在用于半导体器件的图案形成方法中，在设置在衬底上的底层中形成第一开口。通过定向蚀刻在第一轴上扩展第一开口，以在底层中形成第一凹槽。在底层上形成抗蚀剂图案。抗蚀剂图案包括与第一凹槽仅部分重叠的第二开口。通过将抗蚀剂图案用作蚀刻掩模来图案化底层，以形成第二凹槽。
-
公开(公告)号：CN107026146B
公开(公告)日：2019-07-19
申请号：CN201610816528.5
申请日：2016-09-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/535 , H01L21/60
CPC classification number: H01L23/5286 , H01L21/76816 , H01L21/76892 , H01L23/5226 , H01L23/528 , H01L28/00
Abstract: 本发明涉及具有双电源轨结构的集成芯片。在一些实施例中，集成芯片具有第一金属互连层，该第一金属互连层具有在第一方向上延伸的下金属布线。第二金属互连层具有通过第一通孔层耦合至下金属布线并且在下金属布线上方在垂直于第一方向的第二方向上延伸的多个连接销。第三金属互连层具有在下金属布线和连接销上方在第一方向上延伸的上金属布线。上金属布线通过布置在第一通孔层上方的第二通孔层的方式耦合至连接销。将连接销连接至下金属布线和上金属布线减小了连接至连接销的电流密度，从而减小电迁移和/或IR问题。本发明的实施例还涉及集成芯片及其形成方法。
-
Patent Agency Ranking
公开(公告)号：CN109817517A
公开(公告)日：2019-05-28
申请号：CN201811251230.X
申请日：2018-10-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/033 , H01L21/308
Abstract: 方法沉积材料于基板上的隆起结构的一侧壁(而非两侧壁)上，且方法包括倾斜基板的法线以偏离沉积材料源，或倾斜沉积材料源以偏离基板法线。方法的实施方式可为等离子体增强化学气相沉积技术。
-
公开(公告)号：CN105372945B
公开(公告)日：2019-02-05
申请号：CN201510196867.3
申请日：2015-04-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供了方法。该方法包括：在图案化的衬底上形成光刻胶层；从图案化的衬底收集第一覆盖数据；基于来自集成电路(IC)图案的第二覆盖数据至来自图案化的衬底的第一覆盖数据的映射来确定覆盖补偿；根据覆盖补偿对光刻系统实施补偿工艺；以及之后通过光刻系统对光刻胶层实施光刻曝光工艺，从而将IC图案成像至光刻胶层。本发明涉及具有增强的覆盖质量的光刻工艺和系统。
-
公开(公告)号：CN107887260A
公开(公告)日：2018-04-06
申请号：CN201710174511.9
申请日：2017-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/033
Abstract: 方向性的图案化方法公开于此。例示性的方法包含进行光刻工艺以形成图案化的硬掩模层于晶片上，其中图案化的硬掩模层包含硬掩模结构，其具有相关的水平定义特征。调整蚀刻工艺，以将蚀刻品导入实质上水平的方向(相对于晶片的水平面)，因此蚀刻工艺水平地移除部分图案化的硬掩模层，以调整硬掩模结构的水平定义特征。形成集成电路结构，其对应具有调整后的水平定义特征的硬掩模结构。水平定义的特征可包含长度、宽度、线路边缘粗糙度、线宽粗糙度、线路末端轮廓、其他水平定义特征、或上述的组合。在一些实施例中，方向性的图案化方法可达斜向内连线及/或狭缝状(矩形)的通孔内连线。
-
公开(公告)号：CN107452732A
公开(公告)日：2017-12-08
申请号：CN201710301516.3
申请日：2017-05-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L23/535
Abstract: 本发明涉及集成芯片，该集成芯片使用金属带以通过将中间制程(MEOL)层耦合至电源轨来提高性能并且减少电迁移。在一些实施例中，集成芯片包括具有多个源极/漏极区域的有源区。有源区接触在第一方向上延伸的MEOL结构。在MEOL结构上方的位置处，第一金属引线在与第一方向垂直的第二方向上延伸。在第一方向上延伸的金属带布置在第一金属引线上方。金属带配置为将第一金属线连接至在第二方向上延伸的电源轨(如，该电源轨可以具有供电电压或接地电压)。通过以金属带的方式将MEOL结构连接至电源轨，可以降低寄生电容和电迁移。本发明还提供了集成芯片的形成方法。
-
公开(公告)号：CN106206412A
公开(公告)日：2016-12-07
申请号：CN201510299027.X
申请日：2015-06-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
CPC classification number: H01L21/76877 , H01L21/02115 , H01L21/02186 , H01L21/0228 , H01L21/31144 , H01L21/76802 , H01L21/76808 , H01L21/76811 , H01L21/76816 , H01L23/5283 , H01L2221/1063
Abstract: 本发明提供了半导体器件制造的方法，其包括提供具有多个沟槽的衬底，多个沟槽设置在形成于衬底上方的介电层中。包括多个开口的通孔图案可限定在衬底上方。间隔件材料层形成在至少一个沟槽的侧壁上。使用通孔图案和间隔件材料层作为掩模元件可在介电层中蚀刻通孔洞。本发明的实施例还涉及形成半导体器件的互连结构的方法。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.031 seconds)
