公开(公告)号：CN106206863B

公开(公告)日：2018-12-14

申请号：CN201610364734.7

申请日：2016-05-27

申请人： 三星电子株式会社

发明人： 朴永焕 ,  姜三默 ,  金峻渊 ,  金美贤 ,  金柱成 ,  卓泳助

IPC分类号： H01L33/00 ,  H01L33/22 ,  H01L33/12 ,  H01L33/32

摘要： 提供了制造半导体衬底的方法以及用于半导体生长的衬底。所述制造半导体衬底的方法可以包括：在生长衬底上形成缓冲层；在所述缓冲层中形成多个开口，所述多个开口穿过所述缓冲层并且彼此分隔开；在所述生长衬底上形成多个腔，所述多个腔排列为分别对应于所述多个开口；在所述缓冲层上生长半导体层，生长所述半导体层包括用所述半导体层填充所述多个开口；以及将所述缓冲层和所述半导体层从所述生长衬底分离，其中所述生长衬底与所述缓冲层之间的分界处的所述多个开口中的每一个的直径小于所述分界处的所述多个腔中的每一个的直径。

公开(公告)号：CN104576861A

公开(公告)日：2015-04-29

申请号：CN201410562329.7

申请日：2014-10-21

申请人： 三星电子株式会社

发明人： 金峻渊 ,  卓泳助 ,  金在均 ,  金柱成 ,  朴永洙 ,  蔡秀熙

IPC分类号： H01L33/12 ,  H01L33/00

CPC分类号： H01L33/0025 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0254 ,  H01L33/007 ,  H01L33/0079 ,  H01L33/12 ,  H01L33/32 ,  H01L33/382 ,  H01L2933/0016

摘要： 本发明提供半导体缓冲结构、半导体器件以及制造半导体器件的方法。该半导体缓冲结构包括硅衬底、形成在硅衬底上的成核层以及形成在成核层上的缓冲层。缓冲层包括由具有均匀的组分比的氮化物半导体材料形成的第一层、在第一层上的由与成核层相同的材料形成的第二层以及在第二层上的由与第一层相同的材料以相同的组分比形成的第三层。

公开(公告)号：CN103489898A

公开(公告)日：2014-01-01

申请号：CN201310157632.4

申请日：2013-05-02

申请人： 三星电子株式会社

发明人： 金在均 ,  金峻渊 ,  卓泳助

IPC分类号： H01L29/15

CPC分类号： H01L29/205 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0254 ,  H01L29/155 ,  H01L29/2003

摘要： 本发明提供一种半导体器件以及在该半导体器件中使用的超晶格层。该半导体器件包括：硅衬底；氮化物成核层，设置在硅衬底上；至少一个超晶格层，设置在氮化物成核层上；以及至少一个镓氮化物基半导体层，设置在超晶格层上，其中至少一个超晶格层通过重复地堆叠复合层而形成，每个复合层包括具有不同组分的多个氮化物半导体层，其中多个氮化物半导体层的至少之一根据堆叠位置而具有不同的厚度，至少一个应力控制层设置在多个氮化物半导体层之间或者设置在重复地堆叠的复合层之间，至少一个应力控制层具有超过假晶生长的临界厚度的厚度。

公开(公告)号：CN101740694A

公开(公告)日：2010-06-16

申请号：CN200910225274.X

申请日：2009-11-18

申请人： 三星电子株式会社

发明人： 金庆国 ,  蔡秀熙 ,  朴永洙 ,  金泽 ,  梁炆承 ,  丁亨洙 ,  朴宰彻 ,  金峻渊

IPC分类号： H01L33/12

CPC分类号： H01L33/0079 ,  H01L33/12

摘要： 本发明公开了一种发光器件及其制造方法。本发明提供一种采用晶片接合方法制造的发光二极管(LED)以及通过采用晶片接合方法制造LED的方法。晶片接合方法可以包括在半导体层和接合基板之间插设由金属形成的应力弛豫层。当采用应力弛豫层时，由于金属的柔性，接合基板和生长基板之间的应力可以被抵消，并且由此可以减少或防止接合基板的弯曲或翘曲。

公开(公告)号：CN104425665B

公开(公告)日：2018-05-04

申请号：CN201410431583.3

申请日：2014-08-28

申请人： 三星电子株式会社

发明人： 金在均 ,  金柱成 ,  金峻渊 ,  朴永洙 ,  卓泳助

IPC分类号： H01L33/14 ,  H01L33/00

CPC分类号： H01L33/06 ,  H01L33/007 ,  H01L33/12 ,  H01L33/14 ,  H01L33/32

摘要： 根据示例实施例，一种半导体发光器件包括第一半导体层、第一半导体层上的凹坑扩大层、凹坑扩大层上的有源层、空穴注入层以及空穴注入层上的第二半导体层。第一半导体层掺杂有第一导电类型的掺杂物。凹坑扩大层的上表面和有源层的侧表面在位错上限定了具有斜表面的凹坑。凹坑为倒棱锥形空间。空穴注入层位于有源层的顶表面和凹坑的斜表面上。第二半导体层掺杂有与第一导电类型不同的第二导电类型的掺杂物。

公开(公告)号：CN103578926B

公开(公告)日：2018-01-02

申请号：CN201310347252.7

申请日：2013-08-09

申请人： 三星电子株式会社

发明人： 卓泳助 ,  金在均 ,  金柱成 ,  金峻渊 ,  李在垣 ,  崔孝枝

IPC分类号： H01L21/02

CPC分类号： H01L33/12 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/02507 ,  H01L21/0251 ,  H01L21/0254 ,  H01L33/0066 ,  H01L33/0079

摘要： 本发明提供一种制造半导体器件的方法。所述方法包括：制备硅衬底；在硅衬底上形成缓冲层；以及在缓冲层上形成氮化物半导体层。缓冲层包括第一层、第二层和第三层。第一层包括AlxInyGa1‑x‑yN（0≤x≤1，0≤y≤1，0≤x+y≤1），并且其晶格常数（LP1）小于硅衬底的晶格常数（LP0）。第二层被形成在第一层上，其包括AlxInyGa1‑x‑yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且其晶格常数（LP2）大于第一层的晶格常数（LP1）并小于硅衬底的晶格常数（LP0）。第三层被形成在第二层上，其包括AlxInyGa1‑x‑yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且其晶格常数（LP3）小于第二层的晶格常数（LP2）。

公开(公告)号：CN107240355A

公开(公告)日：2017-10-10

申请号：CN201710196508.7

申请日：2017-03-29

申请人： 三星电子株式会社

发明人： 金峻渊 ,  琴现圣 ,  朴永焕

IPC分类号： G09F9/30

CPC分类号： G06F3/1446 ,  G02F1/133345 ,  G02F1/13336 ,  G02F1/133514 ,  G02F1/133528 ,  G02F1/1339 ,  G02F1/134336 ,  G02F1/136286 ,  G02F1/1368 ,  G02F2001/133388 ,  G02F2201/121 ,  G02F2201/123 ,  G09G3/2003 ,  G09G3/2096 ,  G09G3/32 ,  G09G3/3208 ,  G09G3/3225 ,  G09G3/3413 ,  G09G3/342 ,  G09G3/3607 ,  G09G3/3648 ,  G09G2300/026 ,  G09G2300/0426 ,  G09G2320/0242 ,  G09G2320/0626 ,  H01L25/0753 ,  H01L27/1255 ,  H01L27/3262 ,  H01L27/3265 ,  H01L27/3293 ,  H01L33/504 ,  H01L33/54 ,  H01L33/62 ,  G09F9/3023

摘要： 本公开涉及显示面板和多画面设备。一种多画面设备可以包括显示面板，该显示面板包括显示屏，该显示屏包括第一区域和邻近的第二区域。第一区域可以包括第一像素，第二区域可以包括第二像素。第一像素和第二像素具有不同的结构。显示面板可以显示横跨显示屏的第一区域和第二区域的单个图像。多画面设备可以包括互连的显示面板的阵列，该互连的显示面板的阵列被配置为基于每个给定的显示面板在所述给定的显示面板的第一和第二区域中显示单独的子图像而共同地显示图像。

公开(公告)号：CN106206863A

公开(公告)日：2016-12-07

申请号：CN201610364734.7

申请日：2016-05-27

申请人： 三星电子株式会社

发明人： 朴永焕 ,  姜三默 ,  金峻渊 ,  金美贤 ,  金柱成 ,  卓泳助

IPC分类号： H01L33/00 ,  H01L33/22 ,  H01L33/12 ,  H01L33/32

CPC分类号： H01L33/007 ,  C30B29/403 ,  C30B33/06 ,  F21K9/237 ,  F21K9/275 ,  F21S41/141 ,  F21S43/14 ,  F21V23/005 ,  F21Y2113/10 ,  F21Y2115/10 ,  H01L21/02439 ,  H01L21/02458 ,  H01L21/02494 ,  H01L21/0254 ,  H01L21/02639 ,  H01L21/0265 ,  H01L21/02658 ,  H01L33/12 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48237 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/49107 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L33/0075 ,  H01L33/22 ,  H01L33/32

摘要： 提供了制造半导体衬底的方法以及用于半导体生长的衬底。所述制造半导体衬底的方法可以包括：在生长衬底上形成缓冲层；在所述缓冲层中形成多个开口，所述多个开口穿过所述缓冲层并且彼此分隔开；在所述生长衬底上形成多个腔，所述多个腔排列为分别对应于所述多个开口；在所述缓冲层上生长半导体层，生长所述半导体层包括用所述半导体层填充所述多个开口；以及将所述缓冲层和所述半导体层从所述生长衬底分离，其中所述生长衬底与所述缓冲层之间的分界处的所述多个开口中的每一个的直径小于所述分界处的所述多个腔中的每一个的直径。

公开(公告)号：CN103531612A

公开(公告)日：2014-01-22

申请号：CN201310273079.0

申请日：2013-07-02

申请人： 三星电子株式会社

发明人： 金柱成 ,  金峻渊 ,  李在垣 ,  崔孝枝 ,  卓泳助

IPC分类号： H01L29/06 ,  H01L33/12

CPC分类号： H01L29/151 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02447 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0254 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/02581 ,  H01L21/02587 ,  H01L29/2003 ,  H01L21/02439 ,  H01L29/267

摘要： 本发明提供一种半导体器件。该半导体器件包括：硅衬底；缓冲结构，设置在硅衬底上；以及至少一个镓氮化物基半导体层，形成在缓冲结构上。缓冲结构包括多个氮化物半导体层以及与多个氮化物半导体层交替地设置并包括IV-IV族半导体材料的多个应力控制层。

公开(公告)号：CN103489896A

公开(公告)日：2014-01-01

申请号：CN201310231295.9

申请日：2013-06-09

申请人： 三星电子株式会社

发明人： 卓泳助 ,  金在均 ,  金峻渊 ,  李在垣 ,  崔孝枝

IPC分类号： H01L29/06 ,  H01L21/02 ,  H01L33/12

CPC分类号： H01L29/267 ,  H01L21/02381 ,  H01L21/02447 ,  H01L21/02458 ,  H01L21/02488 ,  H01L21/0254 ,  H01L29/16 ,  H01L29/2003 ,  H01L33/007 ,  H01L33/12

摘要： 本发明公开了一种氮化镓基半导体器件及其制造方法。所述氮化镓基半导体器件包括同时掺杂有相对较高浓度的硼（B）和锗（Ge）的硅基衬底、所述硅基衬底上的缓冲层、以及所述缓冲层上的氮化物叠层。硼（B）和锗（Ge）的掺杂浓度可以大于1×1019/cm3。