公开(公告)号：CN104347646A

公开(公告)日：2015-02-11

申请号：CN201410007866.5

申请日：2014-01-08

Applicant: 株式会社东芝

Inventor： 谷田一真

IPC: H01L27/146 ,  H04N5/335

CPC classification number: H01L27/14623 ,  H01L27/1463 ,  H01L27/1464

Abstract: 本发明的一个实施方式的目的在于提供一种能够不使遮光部薄层化地提高光接收灵敏度的固体摄像装置以及固体摄像装置的制造方法。根据本发明的一个实施方式，提供固体摄像装置。固体摄像装置具备半导体层和遮光部。半导体层将多个光电变换元件以2维阵列状排列。遮光部设置于半导体层的内部，具有遮光部件，该遮光部件与半导体层的界面被绝缘膜覆盖。进而，遮光部具备遮光区域和元件分离区域。遮光区域设置在半导体层的内部的光电变换元件的受光面侧，将从特定的方向向光电变换元件入射的光遮蔽。元件分离区域从遮光区域朝向多个光电变换元件之间并向半导体层的深度方向凸设，将多个光电变换元件电气地光学地元件分离。

公开(公告)号：CN103000642A

公开(公告)日：2013-03-27

申请号：CN201210068481.0

申请日：2012-03-15

Applicant: 株式会社东芝

Inventor： 本乡悟史 ,  谷田一真 ,  高桥健司

IPC: H01L27/146

CPC classification number: H01L27/14636 ,  H01L27/1464 ,  H01L27/14687

Abstract: 公开一种半导体装置及其制造方法。根据一个实施例，半导体装置包括：装置基板；和支持基板。支持基板，在上述装置基板上接合。上述装置基板，在与上述支持基板的接合面侧的外周部具有第1沟槽。

公开(公告)号：CN1305133C

公开(公告)日：2007-03-14

申请号：CN200310119538.6

申请日：2003-11-28

Applicant: 株式会社瑞萨科技 ,  株式会社东芝 ,  罗姆股份有限公司

Inventor： 根本义彦 ,  谷田一真 ,  高桥健司

IPC: H01L23/48 ,  H01L23/522 ,  H01L27/12 ,  H01L21/28 ,  H01L21/60

Abstract: 本发明得到易制造的半导体器件。具备：互相相向配置的第1和第2半导体衬底(1、2)；在第1半导体衬底(1)的相向面上形成、由第1半导体电路(3)和第1电极(7)构成的第1半导体元件(5)；在第2半导体衬底(2)的相向面上形成、由第2半导体电路(4)和第2电极(8)构成的第2半导体元件(6)；夹在第1与第2电极(7、8)之间的布线层(9)；及贯通第1半导体衬底(1)，同时连接在布线层(9)上且经布线层(9)与第1和第2电极(7、8)连接的贯通电极(12)，第2半导体衬底(2)在贯通电极(12)的侧面方向隔开配置，从第1半导体衬底(1)突出的贯通电极(12)的侧面和第2半导体元件(6)的侧面被绝缘材料(13)覆盖，贯通电极(12)的一端从第1半导体衬底(1)背面露出，另一端位于与第2半导体衬底(2)背面相同的高度，并从绝缘材料(13)露出。

公开(公告)号：CN105575890A

公开(公告)日：2016-05-11

申请号：CN201510740559.2

申请日：2015-11-04

Applicant: 株式会社东芝

Inventor： 芦立浩明 ,  谷田一真

IPC: H01L21/768

Abstract: 本发明的实施方式是涉及半导体装置及半导体装置的制造方法，该半导体装置包括低黏接性膜、一对基板、及金属电极。低黏接性膜相较于半导体氧化膜而对金属的黏接性更低。一对基板隔着低黏接性膜而设置。金属电极贯通低黏接性膜而连接一对基板，且于一对基板之间具有较埋设于一对基板的部位更细的部位。埋设于一基板的金属电极的一部分在与另一基板上的低黏接性膜之间隔着空隙而设置。

公开(公告)号：CN1638076A

公开(公告)日：2005-07-13

申请号：CN200410098022.2

申请日：2004-12-03

Applicant: 罗姆股份有限公司 ,  三洋电机株式会社 ,  株式会社瑞萨科技 ,  株式会社东芝

Inventor： 谷田一真 ,  梅本光雄 ,  根本义彦 ,  高桥健司

IPC: H01L21/60 ,  H01L21/28 ,  H01L21/44 ,  H01L23/48 ,  H01L23/52 ,  H01L25/00

CPC classification number: H01L23/481 ,  H01L21/76843 ,  H01L21/76898 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/48 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05548 ,  H01L2224/05554 ,  H01L2224/05569 ,  H01L2224/0557 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/73257 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06582 ,  H01L2225/06586 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01029 ,  H01L2924/01046 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01322 ,  H01L2924/01327 ,  H01L2924/04941 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2224/45099 ,  H01L2224/05552 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 一种半导体芯片的制造方法，包括：从具有表面及背面并在上述表面形成有功能元件的半导体基板的上述表面，形成向该半导体基板的厚度方向延伸的凹部的工序；向上述凹部的内壁面供给不活泼的第1金属材料而形成氧化防止膜的工序；在该形成氧化防止膜的工序后，向上述凹部内供给含有比上述第1金属材料易氧化的金属的第2金属材料的工序；电连接上述第2金属材料与上述功能元件的工序；在残留上述氧化防止膜的状态下，从其背面去除上述半导体基板，使之变得比上述凹部的深度薄，将上述凹部形成为贯通基板的贯通孔，将上述第2金属材料形成为电连接上述表面侧与上述背面侧的贯通电极，同时形成为从上述背面侧突出的背面侧突起电极的薄型化工序。

公开(公告)号：CN1505138A

公开(公告)日：2004-06-16

申请号：CN200310119538.6

申请日：2003-11-28

Applicant: 三菱电机株式会社 ,  株式会社东芝 ,  罗姆股份有限公司

Inventor： 根本义彦 ,  谷田一真 ,  高桥健司

IPC: H01L23/48 ,  H01L23/522 ,  H01L27/12 ,  H01L21/28 ,  H01L21/60

Abstract: 本发明得到易制造的半导体器件。具备：互相相向配置的第1和第2半导体衬底1、2；在第1半导体衬底1的相向面上形成、由第1半导体电路3和第1电极7构成的第1半导体元件5；在第2半导体衬底2的相向面上形成、由第2半导体电路4和第2电极8构成的第2半导体元件6；夹在第1与第2电极7、8之间的布线层9；及贯通第1半导体衬底1，经布线层9与第1和第2电极7、8连接的贯通电极12，第2半导体衬底2在贯通电极12的侧面方向隔开配置，从第1半导体衬底1突出的贯通电极12的侧面和第2半导体元件6的侧面被绝缘材料13覆盖，贯通电极12的一端从第1半导体衬底1背面露出，另一端位于与第2半导体衬底2背面相同的高度，并从绝缘材料13露出。

公开(公告)号：CN105575891A

公开(公告)日：2016-05-11

申请号：CN201510740864.1

申请日：2015-11-04

Applicant: 株式会社东芝

Inventor： 谷田一真 ,  芦立浩明

IPC: H01L21/768

Abstract: 实施方式的半导体装置的制造方法包含以下步骤：在设于第1基板及第2基板的各表面的绝缘层的表面形成开口；向开口埋入金属；使绝缘层的表面活化；通过碳酸水对第1基板侧的开口所埋入的金属的表面进行清洗；以及将第1基板侧的绝缘层与第2基板侧的绝缘层贴合，而将第1基板侧的埋入的金属与第2基板侧的埋入的金属连接。

公开(公告)号：CN102403324B

公开(公告)日：2015-10-28

申请号：CN201110251738.1

申请日：2011-08-29

Applicant: 株式会社东芝

Inventor： 白野贵士 ,  谷田一真 ,  山口直子 ,  本乡悟史 ,  松村刚

IPC: H01L27/146

CPC classification number: H01L27/14618 ,  H01L27/1464 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供半导体器件的制造方法、半导体器件及相机组件。根据实施方式，在第1基板的表面、背面及侧面上，形成绝缘膜。接着，除去第1基板的表面侧的绝缘膜，在除去了绝缘膜的第1基板的表面上形成粘接层。然后，间隔着粘接层，将第1基板和第2基板贴合。

公开(公告)号：CN102651379A

公开(公告)日：2012-08-29

申请号：CN201210043827.1

申请日：2012-02-23

Applicant: 株式会社东芝

Inventor： 本乡悟史 ,  谷田一真 ,  堀哲浩 ,  高桥健司 ,  沼田英夫

IPC: H01L27/146

CPC classification number: H01L27/1464 ,  H01L21/84 ,  H01L27/1203 ,  H01L27/14621 ,  H01L27/14627 ,  H01L27/14634 ,  H01L27/1469

Abstract: 本发明提供半导体装置及半导体装置的制造方法。实施例的半导体制造方法具备：在第1基板的主表面上形成作为包含光电二极管的有源区域的光电二极管层的步骤；在所述光电二极管层上，形成包含布线以及覆盖该布线的绝缘层的布线层的步骤；在所述布线层上形成绝缘膜的步骤。实施例的半导体制造方法还具备：以使所述光电二极管层的晶体取向和第2基板的晶体取向一致的方式将所述第2基板接合到所述第1基板的所述绝缘膜的步骤。

公开(公告)号：CN102280461A

公开(公告)日：2011-12-14

申请号：CN201110153488.8

申请日：2011-06-09

Applicant: 株式会社东芝

Inventor： 谷田一真 ,  山口直子 ,  本乡悟史 ,  沼田英夫

IPC: H01L27/146 ,  H04N5/225

CPC classification number: H01L27/1464 ,  H01L27/14618 ,  H01L27/14687 ,  H01L2224/16225 ,  H01L2224/48091 ,  H01L2224/48247 ,  H04N5/2253 ,  H04N5/2254 ,  H01L2924/00014

Abstract: 一种半导体装置，根据实施方式，具备：半导体基板；活性层，形成在上述半导体基板的一个面上；布线层，形成在上述活性层上，在不与上述活性层接触的面侧具有形成为凸部的布线；绝缘层，形成在上述布线层上，以使该绝缘层具有凹部；埋层，设在上述绝缘层的凹部上；接合层，设在上述绝缘层及上述埋层上；和基板，与上述接合层接合，以使该基板对置于上述半导体基板的上述一个面。