公开(公告)号：CN106531624A

公开(公告)日：2017-03-22

申请号：CN201610237027.1

申请日：2016-04-15

申请人： 株式会社东芝

发明人： 藤井美香 ,  东和幸 ,  津村一道 ,  白野贵士

IPC分类号： H01L21/304 ,  H01L21/306 ,  H01L21/02

CPC分类号： H01L21/304 ,  H01L21/265 ,  H01L21/6835 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L21/3043 ,  H01L21/02104 ,  H01L21/30604

摘要： 本发明的实施方式提供一种通过抑制研削步骤中的元件基板及支撑基板的翘曲增加，来抑制研削步骤后的元件基板及支撑基板的翘曲，从而能够正常进行以后的步骤的半导体装置的制造方法。实施方式的半导体装置的制造方法包含设置步骤、贴合步骤、及薄化步骤的3个步骤。设置步骤是将缓和利用研削而薄化的元件基板内的翘曲的缓和层设置在支撑基板。贴合步骤是将元件基板贴合在设置有缓和层的支撑基板。薄化步骤是将由支撑基板支撑的元件基板研削并薄化。

公开(公告)号：CN106531625A

公开(公告)日：2017-03-22

申请号：CN201610239950.9

申请日：2016-04-18

申请人： 株式会社东芝

发明人： 白野贵士 ,  藤井美香 ,  东和幸

IPC分类号： H01L21/304

摘要： 本发明的实施方式提供一种能够提高对贴合在支撑衬底的晶片从背面侧进行研磨而制造的半导体装置的良率的半导体装置的制造方法。实施方式的半导体装置的制造方法包含形成步骤、贴合步骤、及薄化步骤这3个步骤。形成步骤是将表面设置着半导体元件的晶片的周缘部去除到从晶片的表面侧起为至少200μm以上的深度为止，在晶片的表面侧周缘形成切口部。贴合步骤是将晶片的表面贴合在支撑衬底。薄化步骤是对晶片从背面侧进行研磨而使晶片薄化至小于200μm的厚度为止。

公开(公告)号：CN102403324A

公开(公告)日：2012-04-04

申请号：CN201110251738.1

申请日：2011-08-29

申请人： 株式会社东芝

发明人： 白野贵士 ,  谷田一真 ,  山口直子 ,  本乡悟史 ,  松村刚

IPC分类号： H01L27/146

CPC分类号： H01L27/14618 ,  H01L27/1464 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明提供半导体器件的制造方法、半导体器件及相机组件。根据实施方式，在第1基板的表面、背面及侧面上，形成绝缘膜。接着，除去第1基板的表面侧的绝缘膜，在除去了绝缘膜的第1基板的表面上形成粘接层。然后，间隔着粘接层，将第1基板和第2基板贴合。

公开(公告)号：CN102403324B

公开(公告)日：2015-10-28

申请号：CN201110251738.1

申请日：2011-08-29

申请人： 株式会社东芝

发明人： 白野贵士 ,  谷田一真 ,  山口直子 ,  本乡悟史 ,  松村刚

IPC分类号： H01L27/146

CPC分类号： H01L27/14618 ,  H01L27/1464 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明提供半导体器件的制造方法、半导体器件及相机组件。根据实施方式，在第1基板的表面、背面及侧面上，形成绝缘膜。接着，除去第1基板的表面侧的绝缘膜，在除去了绝缘膜的第1基板的表面上形成粘接层。然后，间隔着粘接层，将第1基板和第2基板贴合。

公开(公告)号：CN104425295A

公开(公告)日：2015-03-18

申请号：CN201410016445.9

申请日：2014-01-14

申请人： 株式会社东芝

发明人： 白野贵士 ,  东和幸 ,  渡边慎也 ,  右田达夫

IPC分类号： H01L21/60 ,  H01L23/48

CPC分类号： H01L21/76877 ,  H01L21/6835 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/5283 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L24/92 ,  H01L24/94 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/6834 ,  H01L2224/03002 ,  H01L2224/03009 ,  H01L2224/0345 ,  H01L2224/0346 ,  H01L2224/03912 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05018 ,  H01L2224/05155 ,  H01L2224/05187 ,  H01L2224/05557 ,  H01L2224/05567 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05647 ,  H01L2224/06181 ,  H01L2224/11002 ,  H01L2224/13005 ,  H01L2224/13023 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/16148 ,  H01L2224/81815 ,  H01L2224/92 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/05 ,  H01L2924/01028 ,  H01L2924/00012 ,  H01L2224/03 ,  H01L2224/11 ,  H01L2221/68304 ,  H01L2224/0352 ,  H01L2221/68381 ,  H01L21/78 ,  H01L2224/81

摘要： 提供一种半导体器件和半导体器件的制造方法，能够降低TSV与集成电路的接触电阻。本发明的一个实施方式的半导体器件具备集成电路和导电性构件。集成电路设置在半导体基板的一方的面侧。导电性构件在厚度方向上贯通半导体基板而与集成电路连接，被埋入于与集成电路接触的接触部的与半导体基板的厚度方向垂直的方向的尺寸比贯通半导体基板的贯通部的与半导体基板的厚度方向垂直的方向的尺寸大的通孔。

公开(公告)号：CN104269420A

公开(公告)日：2015-01-07

申请号：CN201410527757.6

申请日：2011-08-29

申请人： 株式会社东芝

发明人： 白野贵士 ,  谷田一真 ,  山口直子 ,  本乡悟史 ,  松村刚

IPC分类号： H01L27/146

CPC分类号： H01L27/14618 ,  H01L27/1464 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明提供半导体器件的制造方法、半导体器件及相机组件。根据实施方式，在第1基板的表面、背面及侧面上，形成绝缘膜。接着，除去第1基板的表面侧的绝缘膜，在除去了绝缘膜的第1基板的表面上形成粘接层。然后，经由粘接层，将第1基板和第2基板贴合。