公开(公告)号：CN107154341A

公开(公告)日：2017-09-12

申请号：CN201610654576.9

申请日：2016-08-11

申请人： 台湾积体电路制造股份有限公司

发明人： 赖文隆 ,  蒋振劼 ,  郑志成 ,  张简旭珂

IPC分类号： H01L21/02 ,  H01L21/20 ,  H01L21/768

CPC分类号： H01L23/5226 ,  H01L21/187 ,  H01L21/6835 ,  H01L21/76802 ,  H01L21/76832 ,  H01L21/76838 ,  H01L21/76877 ,  H01L23/485 ,  H01L23/528 ,  H01L23/53295 ,  H01L2221/68359 ,  H01L2221/68363 ,  H01L2221/68381 ,  H01L21/022 ,  H01L21/2007 ,  H01L21/768 ,  H01L21/76853

摘要： 本发明公开了集成电路及其制造方法。集成电路包括晶体管、第一介电层、蚀刻停止层、第一通孔和第一导电层。第一介电层设置在晶体管和蚀刻停止层之间。第一通孔设置在第一介电层和蚀刻停止层中，并且电连接至晶体管。第一导电层与第一通孔接触，其中第一通孔设置在第一导电层和晶体管之间，并且蚀刻停止层位于部分第一通孔旁边并且与第一导电层相邻。

公开(公告)号：CN102859662A

公开(公告)日：2013-01-02

申请号：CN201080059054.5

申请日：2010-10-20

申请人： 哈佛大学校长及研究员协会

发明人： R·G·戈登 ,  H·B·班达理 ,  Y·欧 ,  Y·林

IPC分类号： H01L21/285 ,  H01L23/532 ,  H01L21/768

CPC分类号： H01L23/53238 ,  C23C16/18 ,  C23C16/34 ,  C23C16/401 ,  H01L21/28506 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/288 ,  H01L21/2885 ,  H01L21/76814 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76831 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76835 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76853 ,  H01L21/76862 ,  H01L21/76867 ,  H01L21/76871 ,  H01L21/76873 ,  H01L21/76874 ,  H01L21/76876 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/00

摘要： 提供了用于集成电路中铜导线的集成电路用互连结构和用于制造这种互连结构的方法。含有Mn、Cr和V的层形成抵抗铜从所述导线扩散出来的阻挡体，从而保护绝缘体免于过早断裂并且保护晶体管免于被铜降解。含有Mn、Cr和V的层还增进铜和绝缘体之间的强有力附着，因而保持器件在制造和使用期间的机械完整性，以及在器件的使用期间保护免遭因铜的电迁移所致的失效并且保护铜免受来自其环境的氧或水腐蚀。在形成此类集成电路时，本发明的某些实施方案提供了在铜表面上选择性沉积Mn、Cr、V或Co同时减少或甚至防止Mn、Cr、V或Co在绝缘体表面上沉积的方法。使用含有Mn、Cr或V的前体和含有碘或溴的前体，还提供铜的催化性沉积。

公开(公告)号：CN107910258A

公开(公告)日：2018-04-13

申请号：CN201711059687.6

申请日：2017-11-01

申请人： 睿力集成电路有限公司

发明人： 不公告发明人

IPC分类号： H01L21/3065 ,  H01L21/768

CPC分类号： H01L21/3065 ,  H01L21/30655 ,  H01L21/76853

摘要： 本发明提供一种金属线的制造方法及隔离金属线的方法，包括：1）于金属层上形成抗反射层；2）于抗反射层上形成光阻层，并于光阻层中形成刻蚀窗口；3）采用包含卤素的气体并添加烷类气体，对金属层进行刻蚀，以将金属层分隔为若干金属线；其中，所述烷类气体与所述包含卤素的气体反应生成辅助碳卤素化合物，用以避免所述金属线侧壁的侧蚀，以及降低所述光阻层在刻蚀过程中的消耗速率。本发明以添加烷类气体作为刻蚀铝的副产物CClx来源，可有效降低光阻层的蚀刻率，避免了因光阻层残留量不足而导致金属线的线宽变小以及顶部损伤；同时，副产物CClx可以进一步避免所述金属线侧壁的侧蚀，使得所述金属线的整体宽度与目标宽度进本相同。

公开(公告)号：CN107342231A

公开(公告)日：2017-11-10

申请号：CN201611055295.8

申请日：2016-11-25

申请人： 南京华东电子信息科技股份有限公司 ,  南京中电熊猫平板显示科技有限公司

发明人： 王子路 ,  王春宝 ,  孟卫 ,  赵一静

IPC分类号： H01L21/48 ,  H01L21/768

CPC分类号： H01L21/4814 ,  H01L21/76853

摘要： 本发明公开了一种薄膜晶体管的栅极断线修补方法，该方法包括以下步骤：(1)在薄膜晶体管的栅极断线处的两端定位两个点；(2)在定位到的两个点上，分别采用激光穿透该点的刻蚀阻挡层和栅绝缘层进行打孔，当孔到达栅极所在层时停止，形成孔1和孔2；(3)采用激光化学气相沉积法从孔1的位置开始沿薄膜晶体管的外表面注膜，到达孔2的位置时停止，在两孔之间形成一层注膜层，从而使孔1和孔2电气连接。本发明可以实现跨层的栅极断线修补。

公开(公告)号：CN107230725A

公开(公告)日：2017-10-03

申请号：CN201610176767.9

申请日：2016-03-25

申请人： 北京大学 ,  北大方正集团有限公司 ,  深圳方正微电子有限公司

发明人： 刘美华 ,  孙辉 ,  林信南 ,  陈建国

IPC分类号： H01L29/78 ,  H01L29/20 ,  H01L21/336 ,  H01L21/768

CPC分类号： H01L29/78 ,  H01L21/76853 ,  H01L21/76864 ,  H01L29/2003 ,  H01L29/66522

摘要： 本发明提供一种氮化镓半导体器件的制备方法，包括：在氮化镓外延基底上沉积第一氮化硅层，在第一氮化硅层上形成源极接触孔、漏极接触孔；在源极接触孔和漏极接触孔内、第一氮化硅层上沉积第一金属层；在第一金属层上形成欧姆接触电极窗口；对整个器件进行高温退火处理，第一金属层与氮化镓外延基底中的氮化铝镓层反应形成合金，降低第一金属层与氮化铝镓层的接触电阻；在第一氮化硅层和氮化铝镓层上形成栅极接触孔；在栅极接触孔内沉积氮化硅介质层、在栅极接触孔和栅极接触孔的外边缘沉积第二金属层。降低第一金属层与氮化铝镓层的接触电阻，避免出现氮化镓半导体器件的漏电以及软击穿的问题，增强氮化镓半导体器件的性能和可靠性。

公开(公告)号：CN105742236A

公开(公告)日：2016-07-06

申请号：CN201511020867.4

申请日：2015-12-30

申请人： 格罗方德半导体公司

发明人： A·拉特波夫 ,  J·徐

IPC分类号： H01L21/768 ,  H01L27/02

CPC分类号： H01L21/76816 ,  G03F7/0002 ,  H01L21/31144 ,  H01L21/76853 ,  H01L21/76867 ,  H01L27/0207

摘要： 本发明揭露以定向自组装形成通孔及接触结构的制造集成电路的方法。一种示例方法包括确定定向自组装(directed self-assembly；DSA)期间在嵌段共聚物(block copolymer；BCP)材料中形成的圆柱体之间的自然六角间隔距离L0以及依据公式PA＝L0*(sqrt(3)/2)*n确定集成电路特征间距PA，其中n为正整数。该方法还包括产生较佳地适应聚合物圆柱体的自然形成排列的集成电路布局设计，其中，集成电路特征是依据该集成电路特征间距PA而隔开，以及其中，通孔或接触结构与该集成电路特征实体连接及电性连接；以及依据该集成电路布局设计在半导体在制品(work-in process；WIP)上制造该集成电路特征以及该通孔或接触结构，其中，该通孔或接触结构是使用BCP材料的定向自组装而制造。

公开(公告)号：CN105304479A

公开(公告)日：2016-02-03

申请号：CN201510612232.7

申请日：2010-10-20

申请人： 哈佛大学校长及研究员协会

发明人： R·G·戈登 ,  H·B·班达理 ,  Y·欧 ,  Y·林

IPC分类号： H01L21/285 ,  H01L21/768 ,  H01L23/532 ,  C23C16/18 ,  C23C16/34 ,  C23C16/40

CPC分类号： H01L23/53238 ,  C23C16/18 ,  C23C16/34 ,  C23C16/401 ,  H01L21/28506 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/288 ,  H01L21/2885 ,  H01L21/76814 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76831 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76835 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76853 ,  H01L21/76862 ,  H01L21/76867 ,  H01L21/76871 ,  H01L21/76873 ,  H01L21/76874 ,  H01L21/76876 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/00

摘要： 提供了用于集成电路中铜导线的集成电路用互连结构和用于制造这种互连结构的方法。含有Mn、Cr和V的层形成抵抗铜从所述导线扩散出来的阻挡体，从而保护绝缘体免于过早断裂并且保护晶体管免于被铜降解。含有Mn、Cr和V的层还增进铜和绝缘体之间的强有力附着，因而保持器件在制造和使用期间的机械完整性，以及在器件的使用期间保护免遭因铜的电迁移所致的失效并且保护铜免受来自其环境的氧或水腐蚀。在形成此类集成电路时，本发明的某些实施方案提供了在铜表面上选择性沉积Mn、Cr、V或Co同时减少或甚至防止Mn、Cr、V或Co在绝缘体表面上沉积的方法。使用含有Mn、Cr或V的前体和含有碘或溴的前体，还提供铜的催化性沉积。

公开(公告)号：CN104637865A

公开(公告)日：2015-05-20

申请号：CN201310567485.8

申请日：2013-11-14

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 牟睿

IPC分类号： H01L21/768

CPC分类号： H01L21/76853

摘要： 本发明提供了一种CMOS图像传感器的孔洞中金属丢失的解决方法，包括：设定反应腔室温度为20℃～50℃，在所述反应腔室中执行工艺：在孔洞中形成Ti/TiN层；设定反应腔室温度为250℃～300℃，在所述反应腔室中执行工艺：去除所述Ti/TiN层表面的杂质；设定反应腔室温度为250℃～300℃，在所述反应腔室中执行工艺：在所述Ti/TiN层上形成铝金属层。通过先在温度为250℃～300℃的反应腔室中执行去除Ti/TiN层表面的杂质的工艺，相当于为后续的铝金属层形成工艺做了一个预热的工序，由此再在温度为250℃～300℃的反应腔室中形成铝金属层时，能够避免形成铝金属层时的温差过大，从而使得所形成的铝金属层可靠性高，并进而避免了孔洞中金属丢失的问题。

公开(公告)号：CN108231665A

公开(公告)日：2018-06-29

申请号：CN201711137421.9

申请日：2017-11-16

申请人： 台湾积体电路制造股份有限公司

发明人： 吴家扬 ,  张简旭珂 ,  张耿铨 ,  苏丁香

IPC分类号： H01L21/768 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L21/28518 ,  H01L21/285 ,  H01L21/2855 ,  H01L21/768 ,  H01L21/76805 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/76897 ,  H01L29/165 ,  H01L29/40 ,  H01L29/401 ,  H01L29/41766 ,  H01L29/45 ,  H01L29/665 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7848 ,  H01L21/76841 ,  H01L21/76853 ,  H01L29/66477

摘要： 一种形成半导体装置的方法，包括蚀刻层间介电(ILD)以形成暴露源极/漏极的一部分的接触开口。方法还包括将含钛材料沉积进接触开口中，其中沉积含钛材料的能量足以导致源极/漏极的材料沿ILD的侧壁再沉积以形成自源极/漏极的顶表面延伸的突出。方法还包括退火半导体装置以在源极/漏极中及在突出中形成硅化物层。

公开(公告)号：CN108122825A

公开(公告)日：2018-06-05

申请号：CN201710203411.4

申请日：2017-03-30

申请人： 台湾积体电路制造股份有限公司

发明人： 吴啟明 ,  吴政达

IPC分类号： H01L21/768

CPC分类号： H01L21/76822 ,  H01L21/28518 ,  H01L21/3115 ,  H01L21/76805 ,  H01L21/76814 ,  H01L21/76883 ,  H01L21/76895 ,  H01L23/535 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66636 ,  H01L29/7848 ,  H01L21/76843 ,  H01L21/76853 ,  H01L2221/1073

摘要： 一种半导体元件制造方法，包含在介电层中形成开口以暴露出基材中的导电区。此半导体元件制造方法进一步包含将掺杂材质的共形层沉积于开口的侧壁与介电层的表面上。此方法进一步包含，通过退火程序，将掺杂材质的共形层的掺杂质扩散进介电层。