公开(公告)号：EP0730186A1

公开(公告)日：1996-09-04

申请号：EP96301386.7

申请日：1996-02-29

Applicant: CANON KABUSHIKI KAISHA

Inventor： Takahashi, Masanori ,  Saito, Riichi ,  Ouchi, Toshimichi

IPC: G02F1/13 ,  H05K1/00 ,  H01R23/68

CPC classification number: G02F1/13452 ,  H05K3/323 ,  H05K3/3452 ,  H05K3/3473 ,  H05K3/361 ,  H05K3/363 ,  H05K2201/0394 ,  H05K2203/0195

Abstract: A circuit board connection structure is formed by a first substrate having a first electrode pattern, a second substrate having a second electrode pattern, and a film circuit member electrically connecting the first and second electrode patterns. The film circuit member includes lead electrodes having an exposed portion partly connected to the first electrode pattern at a part of the exposed portion closer to an edge of the film circuit member. The film circuit member may further includes lead electrodes having an exposed portion partly connected to the second electrode pattern at a part of the exposed portion closer to an edge of the film circuit member. The circuit board connection structure may be incorporated in various electronic devices, including a liquid crystal display device.

Abstract translation: 一种电路板连接结构是通过具有第一电极图案，具有第二电极图案的第二基板，以及连接第一和第二电极图案的薄膜电路构件电的第一基板形成的。 薄膜电路部件包括具有以在靠近薄膜电路构件的边缘的暴露部分的一部分部分地连接到所述第一电极图案暴露的部分的引线电极。 薄膜电路构件可以Furtherwirt包括具有至在靠近薄膜电路构件的边缘的暴露部分的一部分部分地连接到所述第二电极图案暴露的部分的引线电极。 该电路板连接结构可以在各种电子设备，包括液晶显示装置被合并。

公开(公告)号：EP0722264A2

公开(公告)日：1996-07-17

申请号：EP96300028.6

申请日：1996-01-03

Applicant: KABUSHIKI KAISHA TOSHIBA

Inventor： Yamamoto, Osamu

IPC: H05K1/18 ,  H05K1/14 ,  H05K3/20

CPC classification number: H01R9/2466 ,  H05K1/0298 ,  H05K1/141 ,  H05K1/142 ,  H05K1/184 ,  H05K3/202 ,  H05K3/325 ,  H05K3/3447 ,  H05K3/4084 ,  H05K2201/0382 ,  H05K2201/0394 ,  H05K2201/09118 ,  H05K2201/0969

Abstract: A circuit board including a resin layer and a wiring structure buried in the resin layer for forming an electric circuit. In the circuit board, the wiring structure is provided with a connecting part for soldering a first electrical part. The wiring structure is provided with a connecting hole for connecting a second electrical part by inserting a fastening member, and the connecting part is positioned on a surface of the resin layer.

公开(公告)号：EP0717442A1

公开(公告)日：1996-06-19

申请号：EP95402812.2

申请日：1995-12-14

Applicant: BULL S.A.

Inventor： Dehaine, Gérard ,  Stricot, Yves

IPC: H01L23/498

CPC classification number: H01L24/81 ,  H01L23/49816 ,  H01L23/4985 ,  H01L2224/81801 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01058 ,  H01L2924/01061 ,  H01L2924/01075 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/14 ,  H05K3/321 ,  H05K3/3436 ,  H05K3/3457 ,  H05K3/3478 ,  H05K3/363 ,  H05K2201/0394 ,  H05K2201/09036 ,  H05K2201/09472 ,  H05K2201/10568 ,  H05K2201/10681 ,  H05K2201/10992 ,  H05K2203/041 ,  Y02P70/613

Abstract: Dans le boîtier (10), le support de connexion (12) de circuit intégré (11) comprend un film isolant (13), dont une face porte des conducteurs (14) et l'autre face porte des boules (15) reliées aux conducteurs respectifs par l'intermédiaire de traversées (16) et directement fixées dans lesdites traversées, dont le fond est formé par les conducteurs respectifs. Les boules sont de préférence faites en un matériau refusionnable tel que l'étain-plomb et la fixation peut d'abord être faite par une substance adhésive. Le procédé de connexion entre deux supports de connexion (12, 22) par l'intermédiaire de boules (15), l'un des supports comprenant un film (13) dont une face est pourvue de conducteurs (14) et l'autre face est pourvue de traversées (16), consiste à fixer directement les boules aux conducteurs dans les traversées par refusion des boules. Les boules peuvent être soudées ou au préalable fixées par une substance adhésive aux plages de connexion (23) de la carte (22).

Abstract translation: 该方法包括使用在一个表面上承载导体（14）的绝缘膜（13）。 膜的另一个表面承载形成在孔（16）中的液滴（15），其形成到电路的连接。 液滴是首选。 由可以再熔化的材料制成，这种锡铅焊料。 然后通过熔化或使用粘合剂层将液滴连接到相邻电路支架上的接触焊盘（23）。

公开(公告)号：EP0452506B1

公开(公告)日：1996-03-13

申请号：EP90916081.4

申请日：1990-11-02

Applicant: NIPPON MEKTRON, LTD.

Inventor： OOMACHI, Chikafumi ,  TANAKA, Yasuyuki

IPC: H01L21/60

CPC classification number: H01L24/16 ,  H01L21/486 ,  H01L23/49572 ,  H01L23/49827 ,  H01L23/4985 ,  H01L24/86 ,  H01L2224/13099 ,  H01L2224/13111 ,  H01L2224/16 ,  H01L2224/16225 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/14 ,  H05K1/0393 ,  H05K1/113 ,  H05K3/423 ,  H05K2201/0394 ,  H05K2201/09563 ,  H05K2201/10674 ,  Y10T29/4913 ,  Y10T29/49144 ,  Y10T29/49165 ,  H01L2924/00

Abstract: A flexible circuit board for mounting IC has conductor bumps on the rear surface, and they penetrate the flexible circuit board to connect a circuit wiring pattern. The surfaces of the bumps can be coated with a bonding metal depending on the structure of the bumps. Bare IC chips are easily connected to the bumps of the circuit board by a thermal or ultrasonic bonding method. When such bumps or protrusions for bonding to IC pads are provided on the flexible circuit board, tiny holes are preferably formed in the insulating substrate by excimer laser means. The bumps are formed by plating means such as soldering or by a suitable treatment for filling the holes with an electrically conductive material. Further, the bumps should desirably be formed in a semi-spherical shape by the reflow treatment.

公开(公告)号：EP0476868B1

公开(公告)日：1995-07-05

申请号：EP91307916.6

申请日：1991-08-29

Applicant: Hughes Aircraft Company

Inventor： Crumly, William R. ,  Schreiber, Christopher M. ,  Feigenbaum, Haim

IPC: H05K3/20 ,  H05K3/40

CPC classification number: H05K3/205 ,  H05K3/4007 ,  H05K3/4647 ,  H05K3/4682 ,  H05K2201/0367 ,  H05K2201/0394 ,  H05K2201/09509 ,  H05K2203/0108 ,  H05K2203/0113 ,  H05K2203/0117 ,  H05K2203/0726 ,  Y10T29/49155 ,  Y10T29/49158

公开(公告)号：EP0632684A2

公开(公告)日：1995-01-04

申请号：EP94107879.2

申请日：1994-05-21

Applicant: Schulz-Harder, Jürgen, Dr.-Ing.

Inventor： Schulz-Harder, Jürgen, Dr.-Ing.

IPC: H05K3/40 ,  H01L21/48 ,  H01L23/13

CPC classification number: H01L21/4846 ,  H01L23/13 ,  H01L23/142 ,  H01L23/3735 ,  H01L2924/0002 ,  H05K1/0306 ,  H05K1/0393 ,  H05K3/4092 ,  H05K2201/0382 ,  H05K2201/0394 ,  Y10T29/49155 ,  Y10T29/49156 ,  H01L2924/00

Abstract: Die Erfindung bezieht sich auf ein neuartiges Verfahren zum Herstellen eines Kermaik-Metall-Substrates, vorzugsweise eines Keramik-Kupfer-Substrates, mit wenigstens einer Keramikschicht (2), die auf beiden Oberflächenseiten mit jeweils wenigstens einer Metallschicht (3,4) versehen ist, von denen zumindest eine Metallschicht (3) von einer flächig an der einen Oberflächenseite der Keramikschicht (2) befestigten Metallfolie oder -platine gebildet ist, wobei die Keramikschicht (2) wenigstens eine Kante (5') bildet, über die die eine Metallschicht (3) mit einem Teilbereich übersteht. Die Metallschicht (3) dieses Ausgangssubstrates (1) wird unter Verwendung eines Werkzeugs bleibend derart verformt, daß diese Metallschicht (3) an der Kante (5') von der einen Oberflächenseite der Keramikschicht (2) beabstandet und über einen Randbereich (7) vorgegebener Breite von der einen Oberflächenseite der Keramikschicht (2) abgehoben ist.

Abstract translation: 本发明涉及一种用于制造陶瓷 - 金属基底，优选陶瓷 - 铜基底的新型方法，其具有至少一个陶瓷层，所述至少一个陶瓷层设置在两个表面上，在每种情况下至少有一个金属层，至少一个金属层至少 一个金属层由金属箔或金属板形成，该金属箔或金属板平坦地涂敷在陶瓷层的一个表面上，陶瓷层形成至少一个边缘，超过该边缘的一个金属层的一个区域突出。

公开(公告)号：EP0540319A3

公开(公告)日：1994-09-21

申请号：EP92309889.1

申请日：1992-10-28

Applicant: Sumitomo Wiring Systems, Ltd.

Inventor： Saka, Kazuhito, c/o Sumitomo Wiring Systems, Ltd. ,  Hashimoto, Masayoshi, c/o Sumitomo Wir. Sys., Ltd. ,  Furuta, Kou, c/o Sumitomo Wiring Systems, Ltd. ,  Okamura, Takahiro, c/o Sumitomo Wiring Sys., Ltd.

IPC: H05K7/06 ,  H01R9/07

CPC classification number: H01R12/62 ,  H05K1/118 ,  H05K3/103 ,  H05K3/281 ,  H05K3/363 ,  H05K3/4092 ,  H05K7/005 ,  H05K2201/0394 ,  H05K2201/0397 ,  H05K2201/052 ,  H05K2201/10189 ,  H05K2201/10287 ,  H05K2201/10356 ,  H05K2201/10977 ,  Y10T29/49117 ,  Y10T29/49181

Abstract: The wire harness comprises: a main circuit part 1 including an insulated conductor wiring circuit plate 3 in which conductors 8 are arranged on a base insulation film 9 to form a wiring circuit by turning, bowing, crossing, or branching the conductors and covered with a flexible insulation film 12; and a branched connection part 2 including a printed circuit plate 4 connected to a connecting area 14A in the main circuit part 1 through a connecting area 14B formed thereon and adapted to receive leading electrical wires 5. The conductor wiring circuit plate 30 is a flexible circuit plate which has an insulation base film 33, conductors 31 juxtaposed on the base film, an upper coverlet film 32, and a connecting area 36 for the conductors 31 having an adhesive layer 37 on the back side of the film 32. The connecting area 36 is formed by removing a predetermined width 38 of the base film 33 along the lateral direction of the coverlet film 32.

公开(公告)号：EP0608726A1

公开(公告)日：1994-08-03

申请号：EP94100505.0

申请日：1994-01-14

Applicant: DYCONEX PATENTE AG

Inventor： Schmidt, Walter

IPC: H05K3/40

CPC classification number: H05K3/4635 ,  H05K1/0393 ,  H05K3/243 ,  H05K3/4069 ,  H05K3/423 ,  H05K3/4614 ,  H05K3/4647 ,  H05K2201/0355 ,  H05K2201/0394 ,  H05K2201/09509 ,  H05K2203/044 ,  H05K2203/0733 ,  H05K2203/1189 ,  H05K2203/1476 ,  Y10T29/49126 ,  Y10T29/49165

Abstract: Durchplattierungen in mehrschichtigen Leiterfolien werden durch Herstellen von vorbereiteten Durchplattierungen auf den später zu verarbeitenden Leiterfolien (1) vorbereitet, hierzu werden diese Leiterfolien (1) mit Photoresist (2) auflaminiert, derart, dass in einem photochemischen Verfahren ein frei wählbares Muster von Ausnehmungen (3,3') in dem Photoresist belichtet und ausentwickelt wird, dass in einem galvanischen Plattierungsprozess Metall (4,4') in diese Ausnehmungen (3,3') aufplattiert wird und dass der Photoresist (2) anschliessend entfernt wird, dass mindestens zwei Leiterfolien (1,10) gepresst, derart dass die Leiterfolien (1,10) durch mindestens eine intermediäre Klebefolie (5) als Klebemittel getrennt sind und dass jede Klebefolie (5) auf mindestens einer Leiterfolie (10) auflaminiert ist, jede dieser intermediären Klebefolien (5) liegt an mindestens eine mit vorbereiteten Durchplattierungen (4,4') gearbeitet Leiterfolie (1) an, derart, dass beim Pressen mindestens zweier Leiterfolien (1,10) die auf mindestens einer der Leiterfolien (1,10) vorbereiteten Durchplattierungen (4,4') jeweils die intermediäre Klebefolie (5) durchdringen und Durchplattierungen (15,15') zwischen diesen Leiterfolien (1,10) gebildet werden.

Abstract translation: 在多层导体箔中的镀覆连接是通过在导体箔（1）上生产准备好的穿孔连接来制备的，这些连接将被稍后处理。 为此，这些导体箔（1）具有层压在其上的光致抗蚀剂（2），使得光致抗蚀剂中的可自由选择的凹槽（3,3'）的图案在光化学过程中暴露和显影，该金属 （4,4'）在电化学电镀工艺中被电镀到这些凹槽（3,3'）中，随后去除光致抗蚀剂（2），至少两个导体箔（1,10）以这种方式被压缩 导体箔（1,10）由作为粘合剂的至少一个中间粘合膜（5）分开，并且将每个粘合膜（5）层压在至少一个导体箔（10）上，这些中间体 粘合剂膜（5）靠在至少一个导体箔（1）上，所述导体箔（1）以已制备的穿通连接（4,4'）进行加工，使得在至少两个导体箔（1,10 ），已经在至少一个导体箔（1,10）上制备的镀覆连接（4,4'） 在每种情况下通过中间粘合膜（5），并且在这些导体箔（1,10）之间形成通孔连接（15,15'）。

公开(公告)号：EP0491262A3

公开(公告)日：1994-07-13

申请号：EP91121132.4

申请日：1991-12-10

Applicant: Akyürek, Altan ,  Maier, Peter ,  Schulz-Harder, Jürgen, Dr.-Ing.

Inventor： Akyürek, Altan ,  Maier, Peter ,  Schulz-Harder, Jürgen, Dr.-Ing.

IPC: H01L25/07

CPC classification number: H05K1/0278 ,  H01L25/072 ,  H01L2224/48091 ,  H01L2924/01322 ,  H01L2924/1301 ,  H05K1/0306 ,  H05K3/0067 ,  H05K2201/0394 ,  H05K2201/0909 ,  H05K2203/302 ,  H01L2924/00014 ,  H01L2924/00

Abstract: Zur Herstellung eines Leistungshalbleitermoduls geht man aus von einer Keramikgrundplatte (10), auf der mit Hilfe eines geeigneten Verfahrens Kupferbleche und -leiterbahnen (2, 3, 20, 20', 22, 22') befestigt werden. Anschließend wird die Keramikgrundplatte (10) geritzt und gebrochen. Dadurch entstehen keramische Seitenplatten (11, 11', 12, 12'), die mit der Grundplatte 10 über Leiterbahnen (20, 21, 22, 23) verbunden sind. Anschließend werden die Seitenplatten (11, 12, 11', 12') hochgeklappt, wodurch die auf den Seitenplatten (11, 12, 11', 12') befestigten Leiterbahnen (22, 22') in eine Ebene über der Grundebene gelangen. Durch geschickte, gegebenenfalls mehrfache Brechung und Faltung der Seitenplatten (11, 12, 11', 12') und geeignete Ausbildung der Enden (25, 25') der Leiterbahnen (22, 22') können die Anschlußpole der Leistungshalbleiterchips (4, 4') unmittelbar kontaktiert werden. Auf den Seitenplatten (11, 11') können elektronische Schaltkreise (30) untergebracht werden.

公开(公告)号：EP0582052A1

公开(公告)日：1994-02-09

申请号：EP93108235.8

申请日：1993-05-21

Applicant: MOTOROLA, INC.

Inventor： Sloan, James W.

IPC: H01L23/498 ,  H01L23/31

CPC classification number: H01L23/49827 ,  H01L23/3121 ,  H01L23/49816 ,  H01L24/48 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2924/00014 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/30107 ,  H05K3/3436 ,  H05K3/4038 ,  H05K2201/0305 ,  H05K2201/0394 ,  H05K2201/09472 ,  Y02P70/613 ,  H01L2224/45099 ,  H01L2924/00012

Abstract: A low profile overmolded pad array carrier (48) is manufactured using a new substrate (40) having metal on one side and unplated through-holes. The new substrate eliminates the need for a solder resist layer on either side of the substrate. A semiconductor die (50) is mounted on the top side of the substrate and is wire bonded to metal traces (46) on the substrate. A package body (54) is overmolded on the substrate covering at least the die and wire bonds (52). Solder balls (56) are attached in the through-holes (44), thus being directly connected to the metal traces on the top side of the substrate.

Abstract translation: 使用在一侧具有金属的新基板（40）和未镀覆的通孔来制造薄型包覆成型焊盘阵列载体（48）。 新的衬底消除了在衬底的任一侧上的阻焊层的需要。 半导体管芯（50）安装在基板的顶侧，并且被引线接合到基板上的金属迹线（46）上。 封装体（54）在衬底上包覆成型至少覆盖管芯和引线接合（52）。 焊球（56）附着在通孔（44）中，因此直接连接到基板顶侧的金属迹线。