中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

19 records (took 0.039 seconds)

    Wiring board and method of manufacturing the same
    1.
    发明专利
    Wiring board and method of manufacturing the same 有权
    接线板及其制造方法

    公开(公告)号：JP2014067930A

    公开(公告)日：2014-04-17

    申请号：JP2012213276

    申请日：2012-09-26

    Applicant: Ibiden Co Ltd ,  イビデン株式会社

    Inventor： KUNIEDA MASATOSHI ,  TERUI MAKOTO

    IPC: H05K3/46

    Abstract: PROBLEM TO BE SOLVED: To provide a wiring board having high reliability.SOLUTION: The wiring board comprises: an interlayer insulating layer 26a; a conductor layer 31a formed on the interlayer insulating layer 26a; an interlayer insulating layer 33a provided on the interlayer insulating layer 26a and the conductor layer 31a; a wiring structure 10 which is disposed on the interlayer insulating layer 26a and has an insulating layer 110 and a conductor layer 111 formed on an insulating layer 120; a conductor layer 37c formed on the interlayer insulating layer 33a; and a via conductor 38c which is formed inside the interlayer insulating layer 33a and connects the conductor layer 31a and the conductor layer 37c. The conductor layer 31a includes conductor wiring 31 as a positioning pattern for positioning the wiring structure 10 at a predetermined position on the interlayer insulating layer 26a.

    Abstract translation: 要解决的问题：提供一种具有高可靠性的布线板。解决方案：布线板包括：层间绝缘层26a; 形成在层间绝缘层26a上的导体层31a; 设置在层间绝缘层26a和导体层31a上的层间绝缘层33a; 配置在层间绝缘层26a上并具有形成在绝缘层120上的绝缘层110和导体层111的布线结构体10; 形成在层间绝缘层33a上的导体层37c; 以及形成在层间绝缘层33a内部并连接导体层31a和导体层37c的通孔导体38c。 导体层31a包括作为用于将布线结构10定位在层间绝缘层26a上的预定位置的定位图案的导体布线31。

    Electronic component and manufacturing method of the same
    2.
    发明专利
    Electronic component and manufacturing method of the same 审中-公开
    电子元件及其制造方法

    公开(公告)号：JP2013222745A

    公开(公告)日：2013-10-28

    申请号：JP2012091740

    申请日：2012-04-13

    Applicant: Ibiden Co Ltd ,  イビデン株式会社

    Inventor： TERUI MAKOTO ,  KUNIEDA MASATOSHI

    IPC: H01L23/12 ,  H01L25/04 ,  H01L25/18

    CPC classification number: H01L24/97 ,  H01L2224/16225 ,  H01L2924/15311 ,  H01L2924/351 ,  H01L2924/00

    Abstract: PROBLEM TO BE SOLVED: To provide an electronic component in which a crack is hard to generate in a conductor pattern between semiconductor elements, and provide a manufacturing method of the electronic component.SOLUTION: A pitch P1 between second bumps 77 arranged in a second area ED 2 which is positioned between semiconductor elements and is not strengthened by a semiconductor element is narrower than a pitch P2 between the second bumps 77 arranged in a first area ED 1 which is located immediately beneath a semiconductor element and is strengthened by a first semiconductor element 90A or a second semiconductor element 90B.

    Abstract translation: 要解决的问题：提供一种电子部件，其中在半导体元件之间的导体图案中难以产生裂纹，并且提供电子部件的制造方法。解决方案：布置在第二区域中的第二凸起77之间的间距P1 位于半导体元件之间并且不被半导体元件强化的ED 2比布置在位于半导体元件正下方的第一区域ED 1中的第二凸块77之间的间距P2窄，并且被第一半导体元件 90A或第二半导体元件90B。

    配線板及びその製造方法
    3.
    发明专利
    配線板及びその製造方法 审中-公开
    接线板及其制造方法

    公开(公告)号：JP2014236187A

    公开(公告)日：2014-12-15

    申请号：JP2013118883

    申请日：2013-06-05

    Applicant: イビデン株式会社 ,  Ibiden Co Ltd

    Inventor： TERUI MAKOTO ,  KUNIEDA MASATOSHI ,  KANNO YOSHINORI ,  II ASUKA

    IPC: H01L23/12 ,  H05K3/46

    CPC classification number: H01L24/19 ,  H01L23/49816 ,  H01L23/5381 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5385 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/12042 ,  H05K3/4688 ,  H05K2201/0187 ,  H05K2201/09136 ,  H05K2201/10159 ,  H01L2924/00

    Abstract: 【課題】高い信頼性を有する配線板を提供する。【解決手段】配線板100は、層間絶縁層33aと、層間絶縁層33a上に形成され、DRAM51を実装する導体パッド36cを含む第1導体パターンと、層間絶縁層33a内に設けられ、絶縁層110と、絶縁層110上に形成された第2導体パターン111と、第2導体パターン111に接続されている導体パッド36aと、を有する配線構造体10と、導体パッド36aに接続されるとともに導体パッド36aより上層に形成されるとともにDRAM51を実装する導体パッド36eと、を備える。導体パッド36eが、導体パッド36aからDRAM51側にオフセットされるとともに、導体パッド36cが基準位置からオフセットされている。【選択図】図1A

    Abstract translation: 要解决的问题：提供具有高可靠性的布线板。解决方案：布线板100包括层间绝缘层33a，形成在层间绝缘层33a上的第一导体图案，并且包括用于安装DRAM 51的导体焊盘36c， 设置在层间绝缘层33a中并具有绝缘层110，形成在绝缘层110上的第二导体图案111和与第二导体图案111连接的导体焊盘36a的布线结构10以及与第二导体图案111连接的导体焊盘36e 导体焊盘36a并形成在导体焊盘36a的上层中，并且其上安装有DRAM 51。 导体焊盘36e从导体焊盘36a偏离到DRAM51侧，并且导体焊盘36c从参考位置偏移。

    Electronic component and method of manufacturing the same
    4.
    发明专利
    Electronic component and method of manufacturing the same 有权
    电子元件及其制造方法

    公开(公告)号：JP2013207223A

    公开(公告)日：2013-10-07

    申请号：JP2012077159

    申请日：2012-03-29

    Applicant: Ibiden Co Ltd ,  イビデン株式会社

    Inventor： KOMATSU DAIKI ,  TERUI MAKOTO ,  KUNIEDA MASATOSHI ,  TAKAHASHI NOBUYA ,  NAKAGOME HISAYUKI ,  BHANDARI RAMESH

    IPC: H01L23/12 ,  H01L21/60 ,  H05K3/46

    CPC classification number: H01L2224/16225 ,  H01L2224/73204 ,  H01L2224/81005 ,  H01L2224/81192

    Abstract: PROBLEM TO BE SOLVED: To provide: an electronic component capable of suppressing a crack of wiring in the vicinity of a semiconductor element; and a method of manufacturing the same.SOLUTION: An electronic component includes: a wiring board 30 in which resin insulating layers 50 and 150 and conductor patterns 58 and 158 are alternately laminated and a bump 76 is formed on the conductor pattern of the outermost layer; a semiconductor element 90 mounted on the wiring board with the bump interposed therebetween; and a sealing resin 94 for sealing the semiconductor element. A resin insulating layer 250 of the outermost layer constituting the wiring board has a recess 252 at least at a part located outside a region for forming the bump, and the sealing resin 94 is loaded into the recess.

    Abstract translation: 要解决的问题：提供：能够抑制半导体元件附近的布线裂纹的电子部件; 及其制造方法。电子部件包括：布线板30，其中树脂绝缘层50和150以及导体图案58和158交替层叠，并且凸块76形成在最外层的导体图案上 ; 安装在布线板上的半导体元件90，其间具有凸块; 以及用于密封半导体元件的密封树脂94。 构成布线基板的最外层的树脂绝缘层250至少在位于用于形成凸块的区域外的部分处具有凹部252，并且将密封树脂94装载到凹部中。

    電子部品とその製造方法及び多層プリント配線板の製造方法
    6.
    发明专利
    電子部品とその製造方法及び多層プリント配線板の製造方法 审中-公开
    电子元件及其制造方法以及多层印刷板的制造方法

    公开(公告)号：JP2014216377A

    公开(公告)日：2014-11-17

    申请号：JP2013090389

    申请日：2013-04-23

    Applicant: イビデン株式会社 ,  Ibiden Co Ltd

    Inventor： KANNO YOSHINORI ,  TERUI MAKOTO ,  KUNIEDA MASATOSHI ,  II ASUKA

    IPC: H05K3/46 ,  H05K1/02 ,  H05K3/00

    CPC classification number: H05K1/0269 ,  H05K3/4644 ,  H05K2201/09918 ,  H05K2203/166

    Abstract: 【課題】アライメントマークを正確に検出する。【解決手段】電子部品10aは、開口部15が形成された接着層12と、絶縁層13と、アライメントマーク14と、を有する。接着層12は、熱膨張率を小さくするために、接着性の樹脂材料にフィラーを混合した接着剤により形成されている。樹脂材料とフィラーの界面で乱反射が起こるため、接着層12は、光学的に不透明である。絶縁層13は、光学的に透明な層である。接着層12には、アライメントマーク14の下方において、開口部15が設けられる。【選択図】図2

    Abstract translation: 要解决的问题：准确地检测对准标记。解决方案：电子部件10a包括：形成有开口部15的粘合层12; 绝缘层13; 和对准标记14.粘合层12由通过将填料与具有粘合性的树脂材料混合形成的粘合剂形成，以使热膨胀系数小。 由于在树脂材料和填料之间的界面上发生不规则反射，所以粘合层12是光学不透明的。 绝缘层13是光学透明的。 在粘合层12中，开口部15设置在对准标记14的下方。

    Manufacturing method of electronic component and wiring board
    8.
    发明专利
    Manufacturing method of electronic component and wiring board 有权
    电子元件和接线板的制造方法

    公开(公告)号：JP2013175614A

    公开(公告)日：2013-09-05

    申请号：JP2012039552

    申请日：2012-02-27

    Applicant: Ibiden Co Ltd ,  イビデン株式会社 ,  Ibi Tech Co Ltd ,  イビテック株式会社

    Inventor： TERUI MAKOTO ,  HASEGAWA KIYOHISA ,  KARIYA TAKASHI

    IPC: H01L25/04 ,  H01L25/18 ,  H05K1/02 ,  H05K3/00 ,  H05K3/46

    CPC classification number: H01L2224/16225 ,  H01L2224/92125 ,  H01L2924/15311

    Abstract: PROBLEM TO BE SOLVED: To provide a manufacturing method of an electronic component which enables a test of a first chip to be conducted after mounting the first chip and before mounting a second chip.SOLUTION: After a logic chip 90A is mounted on a first mounting pad 158A to conduct a function test of the logic chip 90A through a test pad 158T (Fig. 4(A)), a memory chip 90B is mounted on a second mounting pad 158B (Fig. 4(B)). The manufacturing method allows the test of the logic chip to be easily conducted before the memory chip is attached. Thus, when the logic chip does not function, the attachment of the memory chip may be cancelled and the wasteful use of the memory chip is avoided.

    Abstract translation: 要解决的问题：提供一种电子部件的制造方法，其能够在安装第一芯片之后并且在安装第二芯片之前进行第一芯片的测试。解决方案：在将逻辑芯片90A安装在第一安装 垫片158A通过测试焊盘158T（图4（A））进行逻辑芯片90A的功能测试，存储芯片90B安装在第二安装焊盘158B上（图4（B））。 制造方法允许在安装存储器芯片之前容易地进行逻辑芯片的测试。 因此，当逻辑芯片不起作用时，可以消除存储芯片的附着，避免存储芯片的浪费。

    Wiring board, electronic component and electronic component manufacturing method
    9.
    发明专利
    Wiring board, electronic component and electronic component manufacturing method 有权
    接线板，电子元器件及电子元器件制造方法

    公开(公告)号：JP2013138103A

    公开(公告)日：2013-07-11

    申请号：JP2011288142

    申请日：2011-12-28

    Applicant: Ibiden Co Ltd ,  イビデン株式会社

    Inventor： TERUI MAKOTO ,  KOMATSU DAIKI ,  TAKAHASHI NOBUYA ,  NAKAGOME HISAYUKI ,  KUNIEDA MASATOSHI

    IPC: H01L23/12 ,  H05K1/02 ,  H05K3/46

    CPC classification number: H01L2224/73204

    Abstract: PROBLEM TO BE SOLVED: To provide an electronic component which can inhibit disconnection of a conductor pattern adjacent to a semiconductor element; and provide a manufacturing method of the electronic component.SOLUTION: An electronic component 10 includes a conductor part 158S formed directly below a circumference of a semiconductor element 90. The conductor part 158S is provided between an interlayer resin insulation layer 150 in the outermost layer and an underfill material 94 in a thickness direction of the electronic component 10.

    Abstract translation: 要解决的问题：提供一种可以抑制与半导体元件相邻的导体图案的断开的电子部件; 并提供电子部件的制造方法。解决方案：电子部件10包括直接形成在半导体元件90的周围的导体部158S。导体部158S设置在最外层的层间树脂绝缘层150和 在电子部件10的厚度方向上的底部填充材料94。

    配線板及び配線板の製造方法
    10.
    发明专利
    配線板及び配線板の製造方法 审中-公开
    接线板及其制造方法

    公开(公告)号：JP2014229698A

    公开(公告)日：2014-12-08

    申请号：JP2013107178

    申请日：2013-05-21

    Applicant: イビデン株式会社 ,  Ibiden Co Ltd

    Inventor： KARIYA TAKASHI ,  KANNO YOSHINORI ,  TERUI MAKOTO ,  KUNIEDA MASATOSHI

    IPC: H05K3/46

    CPC classification number: H05K3/4682 ,  H05K3/0035 ,  H05K3/3436 ,  H05K3/4694 ,  H05K2201/10159

    Abstract: 【課題】製品の製造コストを削減する。【解決手段】DRAM60が接続されるパッドP2が形成された配線構造体50を、配線板10の最も上側の絶縁層21の内部に設ける。そして、この配線構造体50のパッドP2の外径を、MPU70が接続されるパッドP1の外径よりも小さくし、パッドP2の配列間隔を、パッドP1の配列間隔よりも小さくする。これにより、配線板10全体の導体パターン31〜35をファインピッチ化することなく、DRAM60が実装される部分の導体パターン54,55をファイン化することができる。したがって、配線板10の製造コストを削減することができる。【選択図】図1

    Abstract translation: 要解决的问题：降低产品的制造成本。解决方案：在布线板10的最上层绝缘层21中设置有用于与DRAM60连接的焊盘P2的布线结构50。外径 布线结构50中的焊盘P2的位置被设定为小于与MPU 70连接的焊盘P1的外径，并且焊盘P2的布置间隔被设定为小于焊盘P1的布置间隔。 因此，可以使安装有DRAM60的部分的导体图形54,55精细，而不需要以细间距布置布线板10上的全部导体图案31-35。 因此，可以减少布线板10的制造成本。

Patent Agency Ranking