公开(公告)号：JP6231893B2

公开(公告)日：2017-11-15

申请号：JP2014012764

申请日：2014-01-27

申请人： キヤノン株式会社

发明人： 箕輪 雅章 ,  角田 隆行

IPC分类号： H01L21/302

CPC分类号： H01L21/30604 ,  H01L21/02123 ,  H01L21/3065 ,  H01L21/311 ,  H01L21/31116 ,  H01L21/4832 ,  H01L21/67017 ,  H01L21/67063 ,  H01L23/5381 ,  H05K3/007

公开(公告)号：JP2017152581A

公开(公告)日：2017-08-31

申请号：JP2016034711

申请日：2016-02-25

申请人： 株式会社東芝

发明人： 荒木 浩二 ,  服部 聡

IPC分类号： H03B5/32 ,  B23K1/00 ,  B23K101/40 ,  H01L21/60

CPC分类号： H01L23/5381 ,  H01L23/293 ,  H01L23/3121 ,  H01L23/4951 ,  H01L23/49524 ,  H01L24/06 ,  H01L24/45 ,  H01L24/49 ,  H01L2224/04042 ,  H01L2224/05111 ,  H01L2224/05116 ,  H01L2224/0512 ,  H01L2224/05139 ,  H01L2224/40245 ,  H01L23/3107 ,  H01L23/49562

摘要： 【課題】小型化された半導体装置を提供する。 【解決手段】実施形態の半導体装置は、第1の配線と、半導体チップと、第1の配線と半導体チップの間に設けられ第1の融点を有する第1の接合材と、第1の接続部と、第1の接続部の反対側に設けられた第2の接続部と、を有する第2の配線と、半導体チップと第1の接続部の間に設けられ第1の融点より高い第2の融点を有する第2の接合材と、第3の配線と、第2の接続部と第3の配線の間に設けられ第2の融点より低い第3の融点を有する第3の接合材と、を備える。 【選択図】図1

公开(公告)号：JP6012262B2

公开(公告)日：2016-10-25

申请号：JP2012124838

申请日：2012-05-31

申请人： キヤノン株式会社

发明人： 熊野 秀臣

IPC分类号： H01L27/146 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L27/00 ,  H01L27/14

CPC分类号： H01L23/5384 ,  H01L21/76898 ,  H01L23/481 ,  H01L23/5381 ,  H01L27/14634 ,  H01L27/14636 ,  H01L27/1464 ,  H01L2224/24147 ,  H01L2224/48463 ,  H01L2924/13091

公开(公告)号：JP4231111B2

公开(公告)日：2009-02-25

申请号：JP22401395

申请日：1995-08-31

申请人： テキサス インスツルメンツ インコーポレイテツド

发明人： クェン ツァーング ファ ,  サウニエール ポール

IPC分类号： H01L21/8222 ,  H01L27/04 ,  H01L21/822 ,  H01L23/367 ,  H01L23/482 ,  H01L23/538 ,  H01L23/66 ,  H01L27/06

CPC分类号： H01L24/73 ,  H01L23/3672 ,  H01L23/4821 ,  H01L23/5381 ,  H01L23/66 ,  H01L24/48 ,  H01L25/0657 ,  H01L25/16 ,  H01L25/18 ,  H01L2223/6627 ,  H01L2223/6644 ,  H01L2223/6683 ,  H01L2224/16 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48464 ,  H01L2224/73257 ,  H01L2224/73265 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01067 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/10329 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13063 ,  H01L2924/13064 ,  H01L2924/14 ,  H01L2924/1423 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/3011 ,  H01L2924/351 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05599

公开(公告)号：KR20210029422A

公开(公告)日：2021-03-16

申请号：KR1020190110615A

申请日：2019-09-06

申请人： 에스케이하이닉스 주식회사

发明人： 성기준

IPC分类号： H01L23/552 ,  H01L23/00 ,  H01L23/31 ,  H01L23/525 ,  H01L23/528 ,  H01L25/065

CPC分类号： H01L23/552 ,  H01L23/3135 ,  H01L23/5381 ,  H01L23/31 ,  H01L23/3121 ,  H01L23/525 ,  H01L23/528 ,  H01L23/5286 ,  H01L23/5386 ,  H01L24/06 ,  H01L25/0657 ,  H01L25/117 ,  H01L25/18 ,  H01L23/3128 ,  H01L24/12

摘要： 반도체 패키지가 제공된다. 본 발명의 일 실시예에 따른 반도체 패키지는, 베이스 기판; 상기 베이스 기판 상에 순차적으로 적층되고, 반도체 다이 및 상기 반도체 다이의 적어도 일측에 배치되고 상기 반도체 다이와 전기적으로 연결되는 브릿지 다이를 포함하는, 제1 내지 제N 서브 패키지(여기서, N은 2 이상의 자연수); 상기 베이스 기판 상에서 상기 제1 내지 제N 서브 패키지를 둘러싸면서 상기 제N 서브 패키지에 포함되는 제N 전도성 포스트를 노출시키는 몰딩층; 및 상기 몰딩층 상에 형성되어 상기 제N 전도성 포스트와 접속하는 차폐층을 포함하고, 상기 제1 내지 제N-1 서브 패키지 각각은, 상기 브릿지 다이 상에 배치되어 상기 브릿지 다이와 상기 제2 내지 제N 서브 패키지 중 자신의 바로 위에 배치되는 서브 패키지를 접속시키는 복수의 전도성 포스트를 더 포함하고, 상기 제N 서브 패키지는, 상기 브릿지 다이 상에 배치되어 상기 브릿지 다이와 상기 차폐층을 접속시키면서, 상기 복수의 전도성 포스트 중 접지 제공 경로 상에 위치하는 전도성 포스트와 접속하는 상기 제N 전도성 포스트를 포함할 수 있다.

公开(公告)号：JPWO2016157387A1

公开(公告)日：2018-01-25

申请号：JP2017508905

申请日：2015-03-30

申请人： 株式会社PEZY Computing

发明人： 齊藤 元章

IPC分类号： H01L25/065 ,  H01L21/822 ,  H01L23/52 ,  H01L25/07 ,  H01L25/18 ,  H01L27/04

CPC分类号： H01L23/645 ,  H01F5/003 ,  H01F38/14 ,  H01L21/822 ,  H01L23/49838 ,  H01L23/538 ,  H01L23/5381 ,  H01L24/16 ,  H01L25/065 ,  H01L25/0655 ,  H01L25/07 ,  H01L25/18 ,  H01L27/04 ,  H01L2224/16227 ,  H01L2924/15192 ,  H01L2924/15313 ,  H04B5/02

摘要： ベース基板10と、第1素子20と、第2素子30と、インターポーザー基板40と、を備え、第1素子20はベース基板10上に配置されており、第1素子信号送受信端子24と複数のベース基板端子13とは、接触して信号の送受信が可能であり、第2素子30はベース基板10上に配置されており、第2素子信号送受信端子34と複数のベース基板端子13とは、接触して信号の送受信が可能であり、インターポーザー基板40は、第1素子20及び第2素子30に跨って配置されており、インターポーザー基板第1非接触信号送受信部43は、第1素子基板を介して、第1素子非接触信号送受信部25と非接触に信号の送受信が可能であり、インターポーザー基板第2非接触信号送受信部44は、第2素子基板31を介して、第2素子非接触信号送受信部35と非接触に信号の送受信が可能である半導体装置。

公开(公告)号：JP2016063218A

公开(公告)日：2016-04-25

申请号：JP2015160885

申请日：2015-08-18

申请人： インテル コーポレイション

发明人： ジーグオ チエン ,  ケマル アイグン ,  デ−ウー キム

IPC分类号： H05K3/46 ,  H01L23/12

CPC分类号： H01L23/5381 ,  G06F17/5077 ,  H01L21/4857 ,  H01L21/76802 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5386 ,  H01L24/16 ,  H01L25/0655 ,  H01L2224/16227 ,  H01L2224/16235 ,  H01L2924/15311

摘要： 【課題】 本開示の実施形態は、インターコネクトのルーティング構成及びそれに関連する技術に向けられる。 【解決手段】 一実施形態において、装置は、基板と、前記基板の上に配置され且つ第1の複数の配線を有する第1のルーティング層と、前記第1のルーティング層に直に隣接して配置され且つ第2の複数の配線を有する第2のルーティング層とを含み、前記第1の複数の配線のうちの第1の配線が、前記第2の複数の配線のうちの第2の配線の幅よりも大きい幅を有する。他の実施形態も記載され及び/又は特許請求される。 【選択図】 図1

摘要翻译： 要解决的问题：提供互连路由配置和相关技术。解决方案：在一个实施例中，一种设备包括基板，设置在基板上并具有第一多个迹线的第一布线层，以及直接相邻布置的第二布线层 到第一路由层并且具有第二多个迹线，其中第一多个迹线的第一迹线具有大于第二多个迹线的第二迹线的宽度的宽度。 其他实施例也被描述和/或要求保护

公开(公告)号：JP2008270797A

公开(公告)日：2008-11-06

申请号：JP2008100868

申请日：2008-04-08

申请人： Glenn J Leedy ,  リーディ グレン ジェイ

发明人： LEEDY GLENN J

IPC分类号： G21K5/02 ,  H01L21/02 ,  B81B3/00 ,  G02F1/13 ,  G03F7/20 ,  G11C29/00 ,  H01L21/027 ,  H01L21/28 ,  H01L21/306 ,  H01L21/3205 ,  H01L21/331 ,  H01L21/336 ,  H01L21/76 ,  H01L21/762 ,  H01L21/764 ,  H01L21/768 ,  H01L21/822 ,  H01L21/8234 ,  H01L21/8238 ,  H01L21/98 ,  H01L23/48 ,  H01L23/52 ,  H01L23/522 ,  H01L23/538 ,  H01L25/065 ,  H01L27/00 ,  H01L27/02 ,  H01L27/08 ,  H01L27/088 ,  H01L27/092 ,  H01L27/12 ,  H01L29/73 ,  H01L29/732 ,  H01L29/737 ,  H01L29/78 ,  H01L29/786 ,  H01L29/84 ,  H05G1/00

CPC分类号： H01L25/50 ,  G02F1/13452 ,  G02F2001/136281 ,  G03F7/70658 ,  G11C29/006 ,  H01L21/762 ,  H01L21/76264 ,  H01L21/76289 ,  H01L21/764 ,  H01L21/8221 ,  H01L23/481 ,  H01L23/538 ,  H01L23/5381 ,  H01L23/5383 ,  H01L23/5386 ,  H01L23/5387 ,  H01L25/0652 ,  H01L25/0655 ,  H01L27/0207 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/13009 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/00011 ,  H01L2924/0002 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/15165 ,  H01L2924/15312 ,  H01L2924/3011 ,  H01L2924/3025 ,  Y10S148/135 ,  Y10S438/928 ,  Y10S438/938 ,  Y10S438/942 ,  Y10S438/967 ,  Y10S438/977 ,  Y10T29/49128 ,  Y10T29/49162 ,  Y10T29/49165 ,  Y10T29/49171 ,  Y10T29/4921 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2224/80001

摘要： PROBLEM TO BE SOLVED: To provide a general-purpose method for manufacturing integrated circuits (24, 26, 28, to 30) by using a flexible film formed by an ultra-thin stress-reducing dielectric material such as a silicon dioxide and a silicon nitride and a semiconductor layer. SOLUTION: Semiconductor devices (24, 26, 28 to 30) are formed in a semiconductor layer of a film (36). First, a semiconductor film layer (36) is formed of a substrate (18) of a standard thickness, and next, a thin surface layer of the substrate is etched or polished. In other versions, a support for a conventional bonding integrated circuit die and a flexible film as electrically mutual connection are used, and mutual connection parts are formed in a plurality of layers in the film, and according to this method, a plurality of dies can be connected to one of the films, and the film is subsequently packaged as a multi-chip module. COPYRIGHT: (C)2009,JPO&INPIT

摘要翻译： 要解决的问题：为了提供通过使用由超薄应力降低电介质材料形成的柔性膜来制造集成电路（24,26,38,30）的通用方法，例如二氧化硅 以及氮化硅和半导体层。 解决方案：半导体器件（24,26,28至30）形成在膜（36）的半导体层中。 首先，半导体膜层（36）由标准厚度的基板（18）形成，接着，蚀刻或抛光基板的薄表面层。 在其他形式中，使用对传统的接合集成电路管芯和柔性膜作为电气互连的支撑件，并且相互连接部分形成在膜中的多个层中，并且根据该方法，多个管芯可以 连接到其中一个膜，并且膜随后被封装成多芯片模块。 版权所有（C）2009，JPO＆INPIT

公开(公告)号：JP3359780B2

公开(公告)日：2002-12-24

申请号：JP8722095

申请日：1995-04-12

申请人： 三菱電機株式会社

发明人： 隆行 日坂

IPC分类号： H01L23/522 ,  H01L21/768 ,  H01L21/822 ,  H01L23/482 ,  H01L23/538 ,  H01L27/04

CPC分类号： H01L21/7682 ,  H01L23/4821 ,  H01L23/5381 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：JP2018530923A

公开(公告)日：2018-10-18

申请号：JP2018519378

申请日：2016-10-06

申请人： ザイリンクス インコーポレイテッド ,  XILINX INCORPORATED

发明人： チャワレ,ラフナンダン ,  マジュムダール,アミタバ ,  オルーク,グレン ,  シン,インダージット

IPC分类号： H01L25/07 ,  H01L25/18 ,  H01L25/04 ,  H01L25/065

CPC分类号： H01L23/5385 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L22/14 ,  H01L23/3114 ,  H01L23/538 ,  H01L23/5381 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5386 ,  H01L24/03 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L24/92 ,  H01L24/94 ,  H01L24/96 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/18 ,  H01L2221/68327 ,  H01L2221/68331 ,  H01L2221/68372 ,  H01L2224/03312 ,  H01L2224/0332 ,  H01L2224/0345 ,  H01L2224/03462 ,  H01L2224/12105 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/1703 ,  H01L2224/17051 ,  H01L2224/17181 ,  H01L2224/73204 ,  H01L2224/81191 ,  H01L2224/92 ,  H01L2224/94 ,  H01L2924/14 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/1461 ,  H01L2924/1515 ,  H01L2924/152 ,  H01L2924/153 ,  H01L2924/15311 ,  H01L2224/03 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L21/78 ,  H01L2221/68304 ,  H01L2224/81 ,  H01L21/56 ,  H01L21/304 ,  H01L2224/11 ,  H01L2221/68381 ,  H01L22/00 ,  H01L2224/1181

摘要： ダイからダイへの相互接続のための相互接続ダイ(106)を有する半導体アセンブリと、ICパッケージ(100)と、製造のための方法と、ICパッケージ中で信号をルーティングするための方法とを提供するための技術が記載される。1つの実現例では、ダイ間接続部(108)によって第1の集積回路(IC)ダイ(102)および第2のICダイ(102)に結合される第1の相互接続ダイ(106)を含む半導体アセンブリが設けられる。第1の相互接続ダイは、ICダイ同士の間に信号伝送経路を設ける固体回路構成(122)を含む。