公开(公告)号：KR20210024866A

公开(公告)日：2021-03-08

申请号：KR1020190104579A

申请日：2019-08-26

申请人： 삼성전자주식회사

发明人： 김영룡 ,  유태원

IPC分类号： H01L23/482 ,  H01L23/00 ,  H01L23/29 ,  H01L23/31 ,  H01L23/498

CPC分类号： H01L23/4828 ,  H01L23/3128 ,  H01L23/3185 ,  H01L23/29 ,  H01L23/31 ,  H01L23/3114 ,  H01L23/3675 ,  H01L23/5385 ,  H01L23/562 ,  H01L24/06 ,  H01L24/13 ,  H01L23/42 ,  H01L23/49816

摘要： 예시적인 실시예들에 따른 반도체 패키지는, 패키지 기판; 상기 패키지 기판의 상면 상에 배치된 반도체 칩; 상기 패키지 기판 및 상기 반도체 칩 사이에 배치되고, 상기 패키지 기판과 상기 반도체 칩을 서로 연결시키는 연결 단자들; 상기 패키지 기판 및 상기 반도체 칩 사이에 형성되고, 상기 연결 단자들을 커버하며 상기 패키지 기판 및 상기 반도체 칩을 본딩하는 NCF(Non-Conductive Film); 및 상기 반도체 칩의 측면을 커버하고 상기 패키지 기판과 접하며, 상기 반도체 칩의 하면 및 상기 패키지 기판의 상면 사이에 개재되는 부분을 포함하는 측면 봉지재를 포함하되, 상기 NCF의 적어도 일부는 상기 반도체 칩으로부터 수평으로 돌출되고, 상기 측면 봉지재는 상기 반도체 칩의 상기 하면의 일부와 접할 수 있다.

公开(公告)号：JP2018534771A

公开(公告)日：2018-11-22

申请号：JP2018517365

申请日：2016-08-05

申请人： レイセオン カンパニー

发明人： ピランズ,ブランドン ダブリュ. ,  マクスパッデン,ジェームズ

IPC分类号： H01L25/18 ,  H01L23/12 ,  H01L23/02 ,  H01L23/36 ,  H01L25/04

CPC分类号： H05K7/202 ,  H01L23/36 ,  H01L23/5385 ,  H01L23/66 ,  H01L24/11 ,  H01L24/13 ,  H01L24/16 ,  H01L24/48 ,  H01L24/72 ,  H01L24/73 ,  H01L24/81 ,  H01L24/90 ,  H01L25/0652 ,  H01L2224/1134 ,  H01L2224/1308 ,  H01L2224/16145 ,  H01L2224/48227 ,  H01L2224/72 ,  H01L2224/73207 ,  H01L2224/81191 ,  H01L2224/81901 ,  H01L2224/90 ,  H01L2224/9202 ,  H01L2224/92163 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06589 ,  H05K13/00 ,  H01L2224/85 ,  H01L2224/11

摘要： 電子モジュール及びその製造方法は、カバー基板上に配置されたカバー電子部品をベース基板上に配置されたベース電子部品と電気的に接続するフリーフォーム自立インターコネクトピラーを含む。フリーフォーム自立インターコネクトピラーは、カバー電子部品とベース電子部品との間の直線経路内で縦方向に延在し得る。フリーフォーム自立インターコネクトピラーは、アディティブ製造プロセスによって設けられる導電性フィラメントから形成され得る。電子部品上に直に自立インターコネクトピラーをフリーフォームすることにより、このような電子モジュールを製造する複雑さ及びコストを低減させながら、電子モジュール設計の柔軟性を高め得る。

公开(公告)号：JP2018174228A

公开(公告)日：2018-11-08

申请号：JP2017071556

申请日：2017-03-31

申请人： 富士電機株式会社

发明人： 岩本 進

IPC分类号： H01L25/18 ,  H01L23/40 ,  H01L23/29 ,  H01L25/07

CPC分类号： H01L23/3675 ,  H01L21/52 ,  H01L23/043 ,  H01L23/3735 ,  H01L23/4006 ,  H01L23/42 ,  H01L23/5385

摘要： 【課題】金属ベースと、放熱用のフィン等との間に、一定厚の空間を設ける。 【解決手段】パッケージ部と、パッケージ部に収容され、且つ、パッケージ部の下面において露出する金属ベースと、パッケージ部に収容され、且つ、金属ベースの上方に載置された半導体チップと、パッケージ部を貫通する貫通空間を囲んで設けられた枠部とを備え、枠部の下端は、パッケージ部の下面および金属ベースの下面よりも下側に突出している半導体装置を提供する。枠部は、パッケージ部に貫通空間を形成した後に、貫通空間に挿入されることが好ましい。 【選択図】図2

公开(公告)号：JP2018520507A

公开(公告)日：2018-07-26

申请号：JP2017559635

申请日：2015-06-25

申请人： インテル コーポレイション

发明人： リー,キュ−オウ ,  サラマ,イスラーム,エー.

IPC分类号： H01L25/00 ,  H01L23/12

CPC分类号： H01L23/49838 ,  H01L21/4853 ,  H01L21/4857 ,  H01L23/13 ,  H01L23/48 ,  H01L23/49822 ,  H01L23/49833 ,  H01L23/50 ,  H01L23/5385 ,  H01L23/66 ,  H01L24/16 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2223/6666 ,  H01L2224/16157 ,  H01L2224/16197 ,  H01L2224/16225 ,  H01L2924/1205 ,  H01L2924/15311

摘要： リセスを備えたインターポーザを有する集積回路(IC)構造がここに開示される。例えば、IC構造は、レジスト表面を有するインターポーザと、レジスト表面内に配設されたリセスであり、当該リセスの底面が表面仕上げされているリセスと、レジスト表面に配置された複数の導電コンタクトとを含み得る。他の実施形態も開示され且つ/或いは特許請求され得る。

公开(公告)号：JP2018117160A

公开(公告)日：2018-07-26

申请号：JP2018087607

申请日：2018-04-27

申请人： インテル・コーポレーション

发明人： ブロウニッシュ、ヘニング ,  チウ、チア−ピン ,  アレクソフ、アレクサンダー ,  アウ、ヒンメント ,  ロッツ、ステファニー エム. ,  スワン、ヨハンナ エム. ,  シャラン、サジット

IPC分类号： H01L23/14 ,  H01L25/00

CPC分类号： H01L23/5385 ,  H01L21/6835 ,  H01L23/13 ,  H01L24/14 ,  H01L24/17 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/81 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/0657 ,  H01L2224/0401 ,  H01L2224/13099 ,  H01L2224/1403 ,  H01L2224/141 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2224/32245 ,  H01L2224/45099 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2224/73207 ,  H01L2224/73253 ,  H01L2224/81001 ,  H01L2224/81005 ,  H01L2224/81801 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06562 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01076 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/10271 ,  H01L2924/10329 ,  H01L2924/12042 ,  H01L2924/1461 ,  H01L2924/15153 ,  H01L2924/19107 ,  H01L2924/351 ,  H01L2924/00

摘要： 【課題】コスト効率面で優れた、ダイからダイへの(die-to-die)インターコネクトを提供する。 【解決手段】マルチチップパッケージは、第1面111、対向する第2面112、および、第1面から第2面に延びる第3面213を有する基板110と、基板の第1面に取着された第1のダイ120、および、基板の第1面に取着された第2のダイ130と、基板の第3面に隣接して、第1のダイと第2のダイとに取着されたブリッジ140とを備える。ブリッジの下方に基板の部分は存在しない。ブリッジは、第1のダイと第2のダイとを接続する。または、ブリッジは、基板のキャビティ内に設けられていてもよいし、基板とダイ層との間に設けられていてもよい。ブリッジは、能動ダイを構成し、基板にワイヤボンドにより取着されていてもよい。 【選択図】図2

公开(公告)号：JP2018519657A

公开(公告)日：2018-07-19

申请号：JP2017560208

申请日：2016-05-19

申请人： クアルコム,インコーポレイテッド

发明人： ディヴィッド・フレイザー・レイ ,  リザベス・アン・ケザー ,  レイナンテ・タムナン・アルヴァラド

IPC分类号： H01L25/04 ,  H01L25/18 ,  H01L23/32 ,  H01L23/12

CPC分类号： H01L21/768 ,  H01L21/561 ,  H01L21/563 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5384 ,  H01L23/5385 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L24/96 ,  H01L24/97 ,  H01L25/16 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/16245 ,  H01L2224/24137 ,  H01L2224/24195 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/97 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2924/14 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/18162 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19105 ,  H01L2924/37001 ,  H01L2224/83 ,  H01L2224/81

摘要： パッケージは、相互接続部を含む基板とそれらの相互接続部に結合された第1の素子とを有する構造体に近接したダイを含む場合がある。ダイは、フェースアップであってもフェースダウンであってもよい。パッケージは、ダイを構造体の相互接続部に結合する第1の再配線層、およびダイを覆うモールド複合材、場合によっては構造体を含む場合がある。

公开(公告)号：JP2018049211A

公开(公告)日：2018-03-29

申请号：JP2016185609

申请日：2016-09-23

申请人： 株式会社ジャパンディスプレイ

发明人： 柏田 順治

IPC分类号： G02F1/1333 ,  G06F3/041 ,  H05K1/14 ,  G09F9/00

CPC分类号： H05K1/183 ,  G02F1/13338 ,  G02F1/1345 ,  G09F9/00 ,  H01L23/5385 ,  H01L27/14636 ,  H01L27/3276 ,  H01R12/78 ,  H05K1/18 ,  H05K3/32

摘要： 【課題】実施形態の課題は、配線間を容易にかつ確実に接続可能な表示装置を提供することにある。 【解決手段】実施形態に係る表示装置は、複数の電極および配線が設けられた第1基板SUB1と、複数の配線が設けられ、前記第1基板に対向して配置された第2基板SUB2と、記第1基板上の配線RWと第2基板上の配線CL2とを接続する接続部材50と、を備えている。接続部材50は、樹脂で成形された支持体52と、支持体に設けられた複数の配線部54と、を有し、各配線部は、第1基板の配線に接合される第1接合部54aと、第2基板の配線に接合される第2接合部54bと、第1接合部と第2接合部との間に位置し、支持体内部に埋め込まれた連結部54cとを有している。 【選択図】 図4

公开(公告)号：JP2018032007A

公开(公告)日：2018-03-01

申请号：JP2016249021

申请日：2016-12-22

申请人： エルジー ディスプレイ カンパニー リミテッド

发明人： ソンジョーン・ミン ,  チャンウー・リ ,  ソルキ・キム

IPC分类号： G09F9/30

CPC分类号： H01L27/124 ,  H01L21/50 ,  H01L23/5385 ,  H01L23/5387 ,  H01L27/1218 ,  H01L27/1255 ,  H01L27/3258 ,  H01L27/3265 ,  H01L27/3276 ,  H01L51/0096 ,  H01L2021/60277

摘要： 【課題】パッドとバンプ間のアラインメントが容易な表示装置を提供する。 【解決手段】本発明に係る表示装置は、基板と回路素子を含も。基板は、表示領域とパッド部を有する。表示領域は、入力映像を実現する。パッド部は表示領域の外側に定義される。パッド部には、段差を有するように、互いに交互に設けられる凸部と凹部が定義される。回路素子は、パッド部に接合され、凹部に引き込まれるバンプを有する。パッド部は下部パッド電極、第1絶縁層、及び上部パッド電極を含む。下部パッド電極は、表示領域から延長された信号ラインと電気的に接続される。第1絶縁層は、下部パッド電極上で、凸部に配置される。上部パッド電極は、第1絶縁層上に、第1絶縁層を貫通する第1コンタクトホールを介して下部パッド電極と接続され、凹部の少なくとも一部にまで延長され配置される。 【選択図】図8

公开(公告)号：JP6195995B2

公开(公告)日：2017-09-20

申请号：JP2016546503

申请日：2014-02-26

申请人： インテル コーポレイション

发明人： デシュパンデ,ニティン エー. ,  カルハデ,オムカール ジー.

IPC分类号： H01L25/18 ,  H01L25/065 ,  H01L25/07 ,  H01L23/12 ,  H01L25/04

CPC分类号： H01L23/5383 ,  H01L21/486 ,  H01L23/13 ,  H01L23/522 ,  H01L23/5381 ,  H01L23/5384 ,  H01L23/5385 ,  H01L24/97 ,  H01L25/0652 ,  H01L25/0655 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/14 ,  H01L2224/16145 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2224/1703 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/15153 ,  H01L2924/15192

公开(公告)号：JP2017130649A

公开(公告)日：2017-07-27

申请号：JP2016251220

申请日：2016-12-26

申请人： サムソン エレクトロ−メカニックス カンパニーリミテッド.

发明人： バエク、ヨン ホ ,  キム、サン クン ,  キム、エ ジェオン ,  リー、ジェ エアン ,  チョイ、ジェ ホーン

IPC分类号： H01L25/00 ,  H01L23/12

CPC分类号： H01L23/5389 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/56 ,  H01L23/3114 ,  H01L23/3128 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5385 ,  H01L23/5386 ,  H01L24/24 ,  H01L24/82 ,  H05K1/186 ,  H01L22/14 ,  H01L2224/215 ,  H01L2224/24265 ,  H01L2224/82005 ,  H01L23/13 ,  H01L2924/01013 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/15153 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/19102

摘要： 【課題】 本発明は、電子部品パッケージ及びその製造方法に関するものである。 【解決手段】 本発明の一実施形態による電子部品パッケージは、絶縁層、上記絶縁層に形成された導電性パターン、及び上記絶縁層を貫通して上記導電性パターンと連結された導電性ビアをそれぞれ含む第1及び第2配線部と、上記第1及び第2配線部の間に配置され、一つ以上の貫通孔と上記第1及び第2配線部を電気的に連結する導電性連結部を有するフレームと、上記貫通孔に囲まれるように配置され、上記第1配線部と連結された電子部品と、を含み、上記第1配線部の導電性パターンのうち上記電子部品側に形成されたものは上記第1配線部の絶縁層に埋め込まれた形態である。 【選択図】図3