公开(公告)号：JPS5745952A

公开(公告)日：1982-03-16

申请号：JP10349781

申请日：1981-07-03

申请人： Ibm

发明人： JIYOSEFU SUKINAA ROGAN ,  JIYON RESUTAA MOUAA FUOOSU ,  ROORA BESU ROSUMAN ,  JIERARUDEIN KOGIN SHIYUWARUTSU ,  CHIYAARUZU RAMUBAATO SUTANDORE

IPC分类号： H01L21/3205 ,  H01L21/48 ,  H01L21/768 ,  H01L23/522

CPC分类号： H01L23/5226 ,  H01L21/4846 ,  H01L21/7688 ,  H01L2924/0002 ,  H01L2924/09701 ,  Y10S438/951 ,  H01L2924/00

公开(公告)号：JP2017208535A

公开(公告)日：2017-11-24

申请号：JP2017079597

申请日：2017-04-13

申请人： 信越化学工業株式会社

发明人： 田上 昭平 ,  菅生 道博

IPC分类号： G01N21/64 ,  H01L21/312 ,  H01L21/66

CPC分类号： H01L22/12 ,  H01L21/02118 ,  H01L21/3212 ,  H01L21/4846 ,  H01L21/6835 ,  H01L21/7684 ,  H01L21/7688 ,  H01L23/293 ,  H01L23/3171

摘要： 【課題】回路の形成された凹凸のある表面や下地として有機膜が存在するウエハ上に100nm未満の薄膜を形成した場合でも、非破壊で、簡便で、かつウエハを再利用可能な方法で、その被覆性を確認できるウエハ加工体を提供する。 【解決手段】表面に凹凸及び/又は保護有機膜層(A)が形成されているウエハ上に、100nm未満の膜厚で有機膜層(B)が形成されているウエハ加工体であって、前記有機膜層(B)は、紫外光を照射することで可視光を発光する蛍光剤を含有するものであることを特徴とするウエハ加工体。 【選択図】図1

公开(公告)号：JP2007194621A

公开(公告)日：2007-08-02

申请号：JP2006348855

申请日：2006-12-26

申请人： Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

发明人： SHOM PONOTH ,  CHEN STEVEN SHYNG-TSONG ,  PHIZHIMONS JOHN A ,  SPOONER TERRY A

IPC分类号： H01L23/52 ,  H01L21/288 ,  H01L21/3205

CPC分类号： H01L21/76873 ,  H01L21/7688 ,  H01L2221/1089

摘要： PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor structure having a plating enhancement layer.
SOLUTION: There is disclosed a method of manufacturing a semiconductor structure comprising: a step for forming an interlayer dielectric (ILD) layer on a semiconductor layer; a step for forming a conductive plating enhancement layer (PEL) on the ILD layer; a step for patterning the ILD and the PEL; a step for depositing a seed layer in the pattern that is formed by the ILD and the PEL; and a step for plating the top of the seed layer with copper. The PEL reduces resistance over an entire wafer, and functions to facilitate copper plating. The PEL is preferably an optically transparent conductive layer.
COPYRIGHT: (C)2007,JPO&INPIT

摘要翻译： 要解决的问题：提供一种制造具有电镀增强层的半导体结构的方法。 解决方案：公开了一种制造半导体结构的方法，包括：在半导体层上形成层间电介质层（ILD）层的步骤; 用于在ILD层上形成导电电镀增强层（PEL）的步骤; 图案化ILD和PEL的步骤; 用于在由ILD和PEL形成的图案中沉积种子层的步骤; 以及用铜电镀种子层的顶部的步骤。 PEL降低整个晶片的电阻，并且有助于铜电镀。 PEL优选为光学透明导电层。 版权所有（C）2007，JPO＆INPIT

公开(公告)号：JP2003533897A

公开(公告)日：2003-11-11

申请号：JP2001584945

申请日：2001-05-10

申请人： ゼロックス・コーポレーション

发明人： シュイレンバーグ コーエンラード エフ ヴァン ,  ディケイ サン ,  ドナルド エル スミス ,  クリストファー エル チュア ,  エリック ピーターズ ,  デイビッド ケイ フォーク ,  ジェン ピン ルウ ,  フランチェスコ レミ ,  リンダ ティー ロマノ

IPC分类号： H01F41/04 ,  G01R1/067 ,  G01R3/00 ,  G03C5/00 ,  H01F17/00 ,  H01F17/02 ,  H01F27/29 ,  H01L21/02 ,  H01L21/60 ,  H01L21/768 ,  H01L23/485 ,  H01L23/49 ,  H01L23/498 ,  H01L23/522 ,  H01R9/03 ,  H05K7/02

CPC分类号： H01L24/13 ,  G01R1/06727 ,  G01R3/00 ,  H01F17/0033 ,  H01F17/02 ,  H01F41/041 ,  H01L21/76838 ,  H01L21/7688 ,  H01L23/498 ,  H01L23/49811 ,  H01L23/5227 ,  H01L24/11 ,  H01L24/16 ,  H01L24/48 ,  H01L28/10 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05624 ,  H01L2224/13099 ,  H01L2224/4847 ,  H01L2224/8592 ,  H01L2924/0001 ,  H01L2924/00014 ,  H01L2924/00015 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01018 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01024 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/0104 ,  H01L2924/01042 ,  H01L2924/01047 ,  H01L2924/01057 ,  H01L2924/01058 ,  H01L2924/01061 ,  H01L2924/01068 ,  H01L2924/01072 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01084 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/10329 ,  H01L2924/12034 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/30105 ,  H01L2924/30107 ,  H01L2924/3011 ,  Y10T29/4902 ,  Y10T29/49071 ,  Y10T29/49147 ,  Y10T29/49204 ,  Y10T29/49208 ,  Y10T29/4921 ,  Y10T29/49218 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/85399 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： (57)【要約】 高Ｑインダクタと変成器のオンチップ集積化に使用できる立体マイクロ構造は高アスペクト比の加工を必要とせずに磁界方向を基板（１４）面に平行に配置する。 フォトリソグラフィックパターン形成によるコイル構造は固有応力プロファイルを有する弾性部材（６１ａ）を含む。 この固有応力プロファイルはループ巻線（１４２）を形成する基板から自由部分（１１）を離して偏らせる。 アンカ部分（１２）は基板（１４）に固定されたままである。 この自由部分端部は半田付けやメッキにより基板（１４）に接続される第二アンカ部分（６１ｃ）になる。 一連の個々のコイル構造（１４０）はアンカ部分経由で接合されてインダクタと変成器を形成できる。

公开(公告)号：JPS5944830A

公开(公告)日：1984-03-13

申请号：JP13952583

申请日：1983-08-01

申请人： Fairchild Camera Instr Co

发明人： ARUBIN MIRUGURAMU

IPC分类号： H01L21/306 ,  H01L21/027 ,  H01L21/308 ,  H01L21/311 ,  H01L21/3205 ,  H01L21/768 ,  H05K3/04

CPC分类号： H01L21/7688 ,  H01L21/0272 ,  H01L21/31133 ,  H05K3/048 ,  Y10S438/951

公开(公告)号：JP5227455B2

公开(公告)日：2013-07-03

申请号：JP2011517490

申请日：2009-07-02

申请人： サンディスク スリーディー,エルエルシー

发明人： ピング，アー−シユエン ,  タクール，ランドヒール ,  ショイグラフ，クラウス

IPC分类号： H01L27/10 ,  H01L21/329 ,  H01L27/105 ,  H01L29/861 ,  H01L29/868 ,  H01L45/00 ,  H01L49/00

CPC分类号： H01L27/1021 ,  H01L21/7688 ,  H01L27/101

公开(公告)号：JP5134828B2

公开(公告)日：2013-01-30

申请号：JP2007038496

申请日：2007-02-19

申请人： 株式会社東芝

发明人： 義明 下岡 ,  匡 飯島

IPC分类号： H01L21/768 ,  H01L23/522

CPC分类号： H01L21/76801 ,  H01L21/7688

公开(公告)号：JP2007067032A

公开(公告)日：2007-03-15

申请号：JP2005248804

申请日：2005-08-30

申请人： Oki Electric Ind Co Ltd ,  沖電気工業株式会社

发明人： UMIBE KATSUAKI ,  MITA MITSURO

IPC分类号： H01L21/3065 ,  H01L21/28

CPC分类号： H01L21/31116 ,  H01L21/7688 ,  Y10T428/24174

摘要： PROBLEM TO BE SOLVED: To suppress side etching of a film to be etched without increasing the number of processes. SOLUTION: In a substrate structure 20, a protection film 10 existing in an etching schedule region 18 is removed by ICP-RIE. An exposed region 22 where a main face 12a of a substrate 12 is exposed is formed. Namely, the substrate structure is provided with the substrate, a protection film covering the substrate, photoresist 14 covering the protection film, and a hole 16 formed in photoresist. The hole is provided with an opening 16b formed on a surface of photoresist and a hollow part 16c which continues to the opening in a thickness direction of photoresist, and reaches the protection film. ICP-RIE is performed by a condition that (1) ICP power is set to be 20 to 100 W, (2) RIE power is set to be 5 to 50 W, and (3) atmospheric pressure of an etching chamber is set to be 1 to 100 mTorr. COPYRIGHT: (C)2007,JPO&INPIT

摘要翻译： 要解决的问题：抑制待蚀刻的膜的侧蚀刻而不增加工艺数量。 解决方案：在衬底结构20中，通过ICP-RIE去除存在于蚀刻调度区域18中的保护膜10。 形成露出基板12的主面12a的露出区域22。 也就是说，基板结构设置有基板，覆盖基板的保护膜，覆盖保护膜的光致抗蚀剂14和形成在光致抗蚀剂中的孔16。 该孔设置有形成在光致抗蚀剂表面上的开口16b和在光致抗蚀剂的厚度方向上延伸到开口的中空部分16c，并到达保护膜。 ICP-RIE通过以下条件进行：（1）ICP功率设定为20〜100W，（2）RIE功率设定为5〜50W，（3）蚀刻室的大气压设定为 1〜100 mTorr。 版权所有（C）2007，JPO＆INPIT

公开(公告)号：JP2005538544A

公开(公告)日：2005-12-15

申请号：JP2004533705

申请日：2003-08-04

申请人： インテルユニバルシテール、ミクロエレクトロニカ、セントラム、フェーゼットウェーInteruniversitair Microelektronica Centrum Vzw ,  コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィKoninklijke Philips Electronics N.V.

发明人： ベト、グエン、ホアン ,  ヘレヤ、イェー．アー．エム．フェルハイデン ,  ロエル、ダーメン ,  ロマノ、イェー．オー．エム．ホーフマン

IPC分类号： H01L21/3205 ,  H01L21/304 ,  H01L21/768

CPC分类号： H01L21/7684 ,  H01L21/7688

摘要： この発明は埋め込み金属インターコネクタの製造方法に関する。 この方法は、上部に誘電体材料（１）を有する基板を用意し、誘電体材料上に保護層（２）を成長させ、保護層の機械強度より低い機械強度を有する犠牲層（７）を保護層上に成長させ、保護層を貫いて誘電体材料内へ達するように犠牲層を貫く開口（３）を形成し、開口内と犠牲層上にバリア層（４）を成長させ、開口を満たすように金属材料（５）をバリア層上に成長させ、研磨により、開口を越えて存在する金属材料部分を除去し、そして、一回の研磨工程によりバリア層及び犠牲層を除去する工程を備える。

公开(公告)号：JP2004179588A

公开(公告)日：2004-06-24

申请号：JP2002347094

申请日：2002-11-29

申请人： Sanyo Electric Co Ltd ,  三洋電機株式会社

发明人： OKAYAMA YOSHIHISA ,  NAKAJIMA ISATO ,  ICHIHASHI YOSHINARI

IPC分类号： H01L21/28 ,  H01L21/768

CPC分类号： H01L21/7688 ,  H01L21/7684

摘要： PROBLEM TO BE SOLVED: To provide a manufacturing method for a semiconductor device wherein a parasitic capacitance between metallic films and short-circuit between the metallic films are restrained.
SOLUTION: A first wiring line 203, a diffusion prevention film 205 and a second insulating film 207 are formed on a substrate in order, and a sacrificial film 213 is formed in an upper surface of the second insulating film 207. A connection hole 211 and a wiring groove 217 are formed and a barrier metal film 219 and a copper film 221 are formed on the sacrificial film 213. CMP for removing an unnecessary part of the copper film 221 and the barrier metal film 219 is carried out by two steps of primary polishing for stopping polishing in the surface of the barrier metal film 219 and second polishing for polishing the remaining barrier metal film 219 and the tapered sacrificial film 213.
COPYRIGHT: (C)2004,JPO

摘要翻译： 要解决的问题：提供一种半导体器件的制造方法，其中金属膜之间的寄生电容和金属膜之间的短路被抑制。 解决方案：依次在基板上形成第一布线203，防扩散膜205和第二绝缘膜207，在第二绝缘膜207的上表面形成牺牲膜213。 形成孔211和布线槽217，并且在牺牲膜213上形成阻挡金属膜219和铜膜221.去除铜膜221和阻挡金属膜219的不必要部分的CMP用两个 用于在阻挡金属膜219的表面停止抛光的一次抛光步骤和用于抛光剩余的阻挡金属膜219和锥形牺牲膜213的第二次抛光。版权所有（C）2004，JPO