公开(公告)号：TW201725708A

公开(公告)日：2017-07-16

申请号：TW105101247

申请日：2016-01-15

Applicant: 奕力科技股份有限公司 ,  ILI TECHNOLOGY CORP.

Inventor： 楊毓儒 ,  YANG, YU JU ,  盧智宏

IPC: H01L27/118 ,  H01L21/70

Abstract: 一種具低翹曲度的驅動晶片，包含一配置電路層、一第一介電層，及一第二介電層。該配置電路層包括一金屬區。該第一介電層形成於該金屬區且具有複數次溝槽。該第二介電層形成於該第一介電層且具有複數主溝槽。本發明之功效，利用該等主溝槽分別凹設於該第二介電層，以形成不連續表面來局部釋放成膜過程中所累積的殘留應力，藉此達成降低晶片整體翹曲度的目的。本發明另提供一種製造上述所述具低翹曲度的驅動晶片的製造方法。

Abstract in simplified Chinese: 一种具低翘曲度的驱动芯片，包含一配置电路层、一第一介电层，及一第二介电层。该配置电路层包括一金属区。该第一介电层形成于该金属区且具有复数次沟槽。该第二介电层形成于该第一介电层且具有复数主沟槽。本发明之功效，利用该等主沟槽分别凹设于该第二介电层，以形成不连续表面来局部释放成膜过程中所累积的残留应力，借此达成降低芯片整体翘曲度的目的。本发明另提供一种制造上述所述具低翘曲度的驱动芯片的制造方法。

公开(公告)号：TW201717366A

公开(公告)日：2017-05-16

申请号：TW104136416

申请日：2015-11-05

Applicant: 凌陽科技股份有限公司 ,  SUNPLUS TECHNOLOGY CO., LTD.

Inventor： 施炳煌 ,  SHIH, BING-HUANG ,  廖棟才 ,  LIAO, TUNG-TSAI ,  李桓瑞 ,  LEE, HWAN-REI

IPC: H01L27/118

Abstract: 一種積體電路。積體電路包括至少一主晶片以及輸入輸出介面晶片。主晶片具有多數個銲墊。輸入輸出介面晶片則包括時脈信號產生器，並用以產生至少一時脈信號。其中輸入輸出介面晶片的時脈信號產生器提供時脈信號至主晶片以作為主晶片的工作時脈信號。主晶片為多晶胞晶片。各晶胞與相鄰的晶胞間具有至少一相隔空間。各信號傳輸線組用以進行至少部份相鄰晶胞間的信號傳輸。其中多晶胞晶片是可使用的，透過部份相隔空間進行切割以切斷部份信號傳輸線組，使多晶胞晶片被分割為多個子晶片，其中至少部份子晶片仍可使用。

Abstract in simplified Chinese: 一种集成电路。集成电路包括至少一主芯片以及输入输出界面芯片。主芯片具有多数个焊垫。输入输出界面芯片则包括时脉信号产生器，并用以产生至少一时脉信号。其中输入输出界面芯片的时脉信号产生器提供时脉信号至主芯片以作为主芯片的工作时脉信号。主芯片为多晶胞芯片。各晶胞与相邻的晶胞间具有至少一相隔空间。各信号传输线组用以进行至少部份相邻晶胞间的信号传输。其中多晶胞芯片是可使用的，透过部份相隔空间进行切割以切断部份信号传输线组，使多晶胞芯片被分割为多个子芯片，其中至少部份子芯片仍可使用。

公开(公告)号：TWI582966B

公开(公告)日：2017-05-11

申请号：TW104136411

申请日：2015-11-05

Applicant: 凌陽科技股份有限公司 ,  SUNPLUS TECHNOLOGY CO., LTD.

Inventor： 施炳煌 ,  SHIH, BING-HUANG ,  廖棟才 ,  LIAO, TUNG-TSAI ,  李桓瑞 ,  LEE, HWAN-REI

IPC: H01L27/118 ,  H01L23/528

公开(公告)号：TWI563638B

公开(公告)日：2016-12-21

申请号：TW103145297

申请日：2014-12-24

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 陳思瑩 ,  CHEN, SZUYING ,  楊敦年 ,  YAUNG, DUNNIAN

IPC: H01L27/118

CPC classification number: H01L25/50 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/585 ,  H01L24/09 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/18 ,  H01L27/14634 ,  H01L27/14636 ,  H01L27/1464 ,  H01L27/14643 ,  H01L2224/04042 ,  H01L2224/05025 ,  H01L2224/05568 ,  H01L2224/0557 ,  H01L2224/08052 ,  H01L2224/08146 ,  H01L2224/0913 ,  H01L2224/09515 ,  H01L2224/48463 ,  H01L2224/8122 ,  H01L2224/81359 ,  H01L2924/00014 ,  H01L2924/12043 ,  H01L2924/1433 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/1437 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/45099

公开(公告)号：TW201640655A

公开(公告)日：2016-11-16

申请号：TW104125572

申请日：2015-08-06

Applicant: 聯華電子股份有限公司 ,  UNITED MICROELECTRONICS CORP.

Inventor： 林世欽 ,  LIN, SHIH-CHIN ,  洪圭鈞 ,  HUNG, KUEI-CHUN ,  胡 喆人 ,  HU, JERRY CHE JEN ,  陳明瑞 ,  CHEN, MING-JUI ,  許振賢 ,  HSU, CHEN-HSIEN

IPC: H01L27/118 ,  H03K19/20 ,  H03K19/21

Abstract: 一種半導體積體電路佈局結構，包含有一第一主動區域、一第二主動區域、一沿一第一方向延伸且縱跨該第一主動區域與該第二主動區域之閘極結構、以及複數個導電結構。該閘極結構兩側之該第一主動區域分別形成一第一源極區域與一第一汲極區域、該閘極結構兩側之該第二主動區域分別形成一第二源極區域與一第二汲極區域。該等導電結構包含有複數個條狀導電結構以及一島狀導電結構，該島狀導電結構係設置於該閘極結構上，而該等條狀導電結構分別設置於該閘極結構兩側之該第一主動區域與該第二主動區域上。

Abstract in simplified Chinese: 一种半导体集成电路布局结构，包含有一第一主动区域、一第二主动区域、一沿一第一方向延伸且纵跨该第一主动区域与该第二主动区域之闸极结构、以及复数个导电结构。该闸极结构两侧之该第一主动区域分别形成一第一源极区域与一第一汲极区域、该闸极结构两侧之该第二主动区域分别形成一第二源极区域与一第二汲极区域。该等导电结构包含有复数个条状导电结构以及一岛状导电结构，该岛状导电结构系设置于该闸极结构上，而该等条状导电结构分别设置于该闸极结构两侧之该第一主动区域与该第二主动区域上。

公开(公告)号：TW201626550A

公开(公告)日：2016-07-16

申请号：TW104136754

申请日：2015-11-06

Applicant: 半導體能源研究所股份有限公司 ,  SEMICONDUCTOR ENERGY LABORATORY CO., LTD.

Inventor： 野田耕生 ,  NODA, KOSEI

IPC: H01L27/118 ,  H01L27/01 ,  H01L27/02

CPC classification number: H01L29/7869 ,  H01L21/8258 ,  H01L27/0688 ,  H01L27/1156 ,  H01L27/1207 ,  H01L27/1225 ,  H01L27/1255 ,  H01L28/90 ,  H01L29/41733 ,  H01L29/42384 ,  H01L29/785 ,  H01L29/78603 ,  H01L29/78696

Abstract: 本發明的一個實施方式的目的是提供一種適合於微型化和高密度化的半導體裝置。本發明的一個實施方式包括具有凸部的第一電極、凸部上的第一絕緣體、覆蓋第一電極及第一絕緣體的第二絕緣體以及第二絕緣體上的第二電極，第二電極包括隔著第一絕緣體及第二絕緣體與第一電極重疊的第一區域以及隔著第二絕緣體與第一電極重疊的第二區域，第二電極的周邊部設置在第一區域中。

Abstract in simplified Chinese: 本发明的一个实施方式的目的是提供一种适合于微型化和高密度化的半导体设备。本发明的一个实施方式包括具有凸部的第一电极、凸部上的第一绝缘体、覆盖第一电极及第一绝缘体的第二绝缘体以及第二绝缘体上的第二电极，第二电极包括隔着第一绝缘体及第二绝缘体与第一电极重叠的第一区域以及隔着第二绝缘体与第一电极重叠的第二区域，第二电极的周边部设置在第一区域中。

公开(公告)号：TW201624677A

公开(公告)日：2016-07-01

申请号：TW104128208

申请日：2015-08-27

Applicant: 蘋果公司 ,  APPLE INC.

Inventor： 翟 軍 ,  ZHAI, JUN

IPC: H01L27/118 ,  H01L23/538 ,  H01L21/58

CPC classification number: H01L25/0657 ,  H01G4/40 ,  H01L21/56 ,  H01L21/6835 ,  H01L21/768 ,  H01L21/78 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/49822 ,  H01L23/50 ,  H01L23/528 ,  H01L24/09 ,  H01L24/14 ,  H01L24/89 ,  H01L24/94 ,  H01L24/97 ,  H01L25/16 ,  H01L25/50 ,  H01L28/10 ,  H01L28/40 ,  H01L2221/68327 ,  H01L2224/0812 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/1403 ,  H01L2224/16235 ,  H01L2224/16238 ,  H01L2224/16268 ,  H01L2224/2919 ,  H01L2224/32013 ,  H01L2224/32265 ,  H01L2224/73204 ,  H01L2224/80001 ,  H01L2224/81005 ,  H01L2224/81193 ,  H01L2224/92125 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06548 ,  H01L2225/06555 ,  H01L2924/14 ,  H01L2924/1432 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19104 ,  H01L2924/37001 ,  H01L2924/014 ,  H01L2224/81 ,  H01L2224/83

Abstract: 本發明描述一種半導體器件，其包括耦接至一第一半導體基板之一積體電路，在該第一基板上有第一組被動器件(例如，電感器)。具有第二組被動器件(例如，電容器)之一第二半導體基板可耦接至該第一基板。該等基板中之互連件可允許在該等基板與該積體電路之間的互連。該等被動器件可用於為該積體電路提供電壓調節。該等基板與該積體電路可使用金屬化物耦接。

Abstract in simplified Chinese: 本发明描述一种半导体器件，其包括耦接至一第一半导体基板之一集成电路，在该第一基板上有第一组被动器件(例如，电感器)。具有第二组被动器件(例如，电容器)之一第二半导体基板可耦接至该第一基板。该等基板中之互连件可允许在该等基板与该集成电路之间的互连。该等被动器件可用于为该集成电路提供电压调节。该等基板与该集成电路可使用金属化物耦接。

公开(公告)号：TW201624618A

公开(公告)日：2016-07-01

申请号：TW104134566

申请日：2015-10-21

Applicant: 瑟藍納半導體美國股份有限公司 ,  SILANNA SEMICONDUCTOR U. S. A., INC.

Inventor： 奈加德保羅A ,  NYGAARD, PAUL A. ,  史都柏麥克A ,  STUBER, MICHAEL A.

IPC: H01L21/77 ,  H01L27/118

CPC classification number: H01L27/1203 ,  H01L21/265 ,  H01L21/32053 ,  H01L21/84 ,  H01L27/0629 ,  H01L29/1095 ,  H01L29/32 ,  H01L29/47 ,  H01L29/66143 ,  H01L29/66477 ,  H01L29/7839 ,  H01L29/78612 ,  H01L29/872

Abstract: 半導體結構形成為具有有源層，該有源層具有包括主體區域的有源器件。有源器件通過頂側處理而形成在絕緣體上半導體晶片的頂側中和上。損傷區域通過在絕緣體上半導體晶片的底側處的底側處理而形成在主體區域的一部分內，損傷區域具有足以防止在有源器件操作時的扭結效應和自鎖的結構。

Abstract in simplified Chinese: 半导体结构形成为具有有源层，该有源层具有包括主体区域的有源器件。有源器件通过顶侧处理而形成在绝缘体上半导体芯片的顶侧中和上。损伤区域通过在绝缘体上半导体芯片的底侧处的底侧处理而形成在主体区域的一部分内，损伤区域具有足以防止在有源器件操作时的扭结效应和自锁的结构。

公开(公告)号：TW201606995A

公开(公告)日：2016-02-16

申请号：TW104114889

申请日：2015-05-11

Applicant: 英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 李呈光 ,  LEE, CHEN GUAN ,  賀菲斯 瓦力德 ,  HAFEZ, WALID M. ,  簡 嘉弘 ,  JAN, CHIA-HONG

IPC: H01L27/118 ,  H01L27/01 ,  H01L27/02 ,  H01L21/82

CPC classification number: H01L28/20 ,  H01L21/8234 ,  H01L23/66 ,  H01L27/0629 ,  H01L27/0738 ,  H01L28/24 ,  H01L29/785

Abstract: 提出一種包括設置於一基板之表面上之柱狀電阻的積體電路結構、以及用以形成上述電阻連同在基板上方製造電晶體的製造技術。遵循本文之實施例，可能藉由定向電阻長度正交於基板表面來實現一種小型電阻佔用面積。在實施例中，垂直電阻柱子係設置於一導電跡線的一第一端上方，一第一電阻接點更設置於柱子上，且一第二電阻接點係設置於一導電跡線的一第二端上以呈現實質上獨立於電阻值的電阻佔用面積。一電阻柱子之形成可能藉由同時地形成電阻柱子與出於一相同材料(如多晶矽)的犧牲閘極來與一取代型閘極電晶體製程整合。柱狀電阻接點可能也與一或更多電晶體接點同時地形成。

Abstract in simplified Chinese: 提出一种包括设置于一基板之表面上之柱状电阻的集成电路结构、以及用以形成上述电阻连同在基板上方制造晶体管的制造技术。遵循本文之实施例，可能借由定向电阻长度正交于基板表面来实现一种小型电阻占用面积。在实施例中，垂直电阻柱子系设置于一导电迹线的一第一端上方，一第一电阻接点更设置于柱子上，且一第二电阻接点系设置于一导电迹线的一第二端上以呈现实质上独立于电阻值的电阻占用面积。一电阻柱子之形成可能借由同时地形成电阻柱子与出于一相同材料(如多晶硅)的牺牲闸极来与一取代型闸极晶体管制程集成。柱状电阻接点可能也与一或更多晶体管接点同时地形成。

公开(公告)号：TW201606958A

公开(公告)日：2016-02-16

申请号：TW104125288

申请日：2015-08-04

Applicant: 聯發科技股份有限公司 ,  MEDIATEK INC.

Inventor： 張晉強 ,  CHANG, CHIN CHIANG ,  鄭道 ,  CHENG, TAO

IPC: H01L23/28 ,  H01L27/118

CPC classification number: H01L23/562 ,  H01L23/3107 ,  H01L23/3121 ,  H01L23/49838 ,  H01L2224/48091 ,  H01L2924/00014 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本發明實施例提供了一種積體電路封裝，該積體電路封裝包括：一金屬層，一基底、一積體電路晶片以及一積體電路填充層。該金屬層具有至少一條第一蝕刻線，用於把該金屬層分開為複數個區域；該基底形成於該金屬層之上，該積體電路晶片形成於該基底之上，以及該積體電路填充層形成在該積體電路晶片周圍；該至少一條第一蝕刻線形成該金屬層和該基底中之至少一條半切線。

Abstract in simplified Chinese: 本发明实施例提供了一种集成电路封装，该集成电路封装包括：一金属层，一基底、一集成电路芯片以及一集成电路填充层。该金属层具有至少一条第一蚀刻线，用于把该金属层分开为复数个区域；该基底形成于该金属层之上，该集成电路芯片形成于该基底之上，以及该集成电路填充层形成在该集成电路芯片周围；该至少一条第一蚀刻线形成该金属层和该基底中之至少一条半切线。