貼合式半導體晶圓以及貼合式半導體晶圓的製造方法
    4.
    发明专利
    貼合式半導體晶圓以及貼合式半導體晶圓的製造方法 审中-公开
    贴合式半导体晶圆以及贴合式半导体晶圆的制造方法

    公开(公告)号:TW201703105A

    公开(公告)日:2017-01-16

    申请号:TW105104744

    申请日:2016-02-18

    摘要: 本發明係提供一種貼合式半導體晶圓,在主要表面上具有單晶矽層,其中該貼合式半導體晶圓具有一自單晶矽所構成的基底晶圓及具有依序向上地位於該基底晶圓上的第一介電質層、多晶矽層、第二介電質層及該單晶矽層,並且該多晶矽層與該第二介電質層之間構成為貼合面,以及該基底晶圓與該第一介電質層之間形成有載體陷阱層。藉此提供能避免掉Trap-rich型的SOI基板中由於BOX氧化膜之中的電荷的影響或雜質所導致的基底晶圓的電阻率的低下,並使高頻的基本訊號的失真及一電路向其它電路的環繞訊號變少,並且量產性為優良的貼合式半導體晶圓。

    简体摘要: 本发明系提供一种贴合式半导体晶圆,在主要表面上具有单晶硅层,其中该贴合式半导体晶圆具有一自单晶硅所构成的基底晶圆及具有依序向上地位于该基底晶圆上的第一介电质层、多晶硅层、第二介电质层及该单晶硅层,并且该多晶硅层与该第二介电质层之间构成为贴合面,以及该基底晶圆与该第一介电质层之间形成有载体猫腻层。借此提供能避免掉Trap-rich型的SOI基板中由于BOX氧化膜之中的电荷的影响或杂质所导致的基底晶圆的电阻率的低下,并使高频的基本信号的失真及一电路向其它电路的环绕信号变少,并且量产性为优良的贴合式半导体晶圆。