公开(公告)号：US09508890B2

公开(公告)日：2016-11-29

申请号：US12100131

申请日：2008-04-09

申请人： Jizhong Li ,  Anthony J. Lochtefeld ,  Calvin Sheen ,  Zhiyuan Cheng

发明人： Jizhong Li ,  Anthony J. Lochtefeld ,  Calvin Sheen ,  Zhiyuan Cheng

IPC分类号： H01L31/00 ,  H01L31/18 ,  H01L31/0693

CPC分类号： H01L31/035281 ,  H01L21/0262 ,  H01L31/047 ,  H01L31/0687 ,  H01L31/0693 ,  H01L31/184 ,  H01L31/1852 ,  H01S2304/12 ,  Y02E10/544 ,  Y02P70/521

摘要： Structures including crystalline material disposed in openings defined in a non-crystalline mask layer disposed over a substrate. A photovoltaic cell may be disposed above the crystalline material.

摘要翻译： 包括设置在设置在基板上的非结晶掩模层中限定的开口中的结晶材料的结构。 光伏电池可以设置在结晶材料上方。

公开(公告)号：US20120315744A1

公开(公告)日：2012-12-13

申请号：US13591603

申请日：2012-08-22

申请人： Zhiyuan Cheng

发明人： Zhiyuan Cheng

IPC分类号： H01L21/20

CPC分类号： H01L21/02694 ,  H01L21/0237 ,  H01L21/02381 ,  H01L21/02513 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/8252 ,  H01L21/8258 ,  H01L27/0605 ,  H01L29/04 ,  H01L29/0607 ,  H01L29/0649 ,  H01L29/267 ,  H01L29/32 ,  H01L29/66462 ,  H01L31/0475 ,  Y02E10/50

摘要： A device includes a crystalline material within an area confined by an insulator. In one embodiment, the area confined by the insulator is an opening in the insulator having an aspect ratio sufficient to trap defects using an ART technique. Method and apparatus embodiments of the invention can reduce edge effects in semiconductor devices. Embodiments of the invention can provide a planar surface over a buffer layer between a plurality of uncoalesced ART structures.

摘要翻译： 一种器件包括在由绝缘体限制的区域内的结晶材料。 在一个实施例中，由绝缘体限制的区域是具有足以利用ART技术捕获缺陷的纵横比的绝缘体中的开口。 本发明的方法和装置实施例可以减少半导体器件中的边缘效应。 本发明的实施例可以在多个未经消解的ART结构之间的缓冲层上提供平面。

公开(公告)号：US20120068226A1

公开(公告)日：2012-03-22

申请号：US13243521

申请日：2011-09-23

申请人： Jennifer Hydrick ,  Jizhong Li ,  Zhiyuan Cheng ,  James G. Fiorenza ,  Jie Bai ,  Ji-Soo Park ,  Anthony Lochtefeld

发明人： Jennifer Hydrick ,  Jizhong Li ,  Zhiyuan Cheng ,  James G. Fiorenza ,  Jie Bai ,  Ji-Soo Park ,  Anthony Lochtefeld

IPC分类号： H01L29/20 ,  H01L21/20

CPC分类号： H01L21/02538 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02461 ,  H01L21/02463 ,  H01L21/02543 ,  H01L21/02546 ,  H01L21/02636 ,  H01L21/02639 ,  H01L21/02647 ,  H01L29/205 ,  H01L31/0687 ,  H01L31/06875 ,  H01L31/1808 ,  H01L31/1852 ,  H01L31/1892 ,  Y02E10/544

摘要： Methods and structures are provided for formation of devices on substrates including, e.g., lattice-mismatched materials, by the use of aspect ratio trapping and epitaxial layer overgrowth. A method includes forming an opening in a masking layer disposed over a substrate that includes a first semiconductor material. A first layer, which includes a second semiconductor material lattice-mismatched to the first semiconductor material, is formed within the opening. The first layer has a thickness sufficient to extend above a top surface of the masking layer. A second layer, which includes the second semiconductor material, is formed on the first layer and over at least a portion of the masking layer. A vertical growth rate of the first layer is greater than a lateral growth rate of the first layer and a lateral growth rate of the second layer is greater than a vertical growth rate of the second layer.

摘要翻译： 提供了通过使用纵横比捕获和外延层过度生长来形成衬底上的器件的方法和结构，包括例如晶格失配的材料。 一种方法包括在设置在包括第一半导体材料的基板上的掩模层中形成开口。 在开口内形成包括与第一半导体材料晶格失配的第二半导体材料的第一层。 第一层具有足以在掩模层的顶表面上方延伸的厚度。 包括第二半导体材料的第二层形成在第一层上并且在掩模层的至少一部分之上。 第一层的垂直生长速率大于第一层的横向生长速率，第二层的横向生长速率大于第二层的垂直生长速率。

公开(公告)号：US20080257409A1

公开(公告)日：2008-10-23

申请号：US12100131

申请日：2008-04-09

申请人： Jizhong Li ,  Anthony J. Lochtefeld ,  Calvin Sheen ,  Zhiyuan Cheng

发明人： Jizhong Li ,  Anthony J. Lochtefeld ,  Calvin Sheen ,  Zhiyuan Cheng

IPC分类号： H01L31/00

CPC分类号： H01L31/035281 ,  H01L21/0262 ,  H01L31/047 ,  H01L31/0687 ,  H01L31/0693 ,  H01L31/184 ,  H01L31/1852 ,  H01S2304/12 ,  Y02E10/544 ,  Y02P70/521

摘要： Structures including crystalline material disposed in openings defined in a non-crystalline mask layer disposed over a substrate. A photovoltaic cell may be disposed above the crystalline material.

摘要翻译： 包括设置在设置在基板上的非结晶掩模层中限定的开口中的结晶材料的结构。 光伏电池可以设置在结晶材料上方。

公开(公告)号：US20050136624A1

公开(公告)日：2005-06-23

申请号：US11028248

申请日：2005-01-03

申请人： Zhiyuan Cheng ,  Eugene Fitzgerald ,  Dimitri Antoniadis

发明人： Zhiyuan Cheng ,  Eugene Fitzgerald ,  Dimitri Antoniadis

IPC分类号： H01L21/20 ,  H01L21/306 ,  H01L21/762 ,  H01L29/06 ,  C30B1/00 ,  H01L21/302 ,  H01L21/36 ,  H01L21/461 ,  H01L31/0328 ,  H01L31/0336 ,  H01L31/072 ,  H01L31/109

CPC分类号： H01L21/76256 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/0251 ,  H01L21/02532 ,  H01L21/02664 ,  H01L21/30608

摘要： A method of fabricating a semiconductor structure. According to one aspect of the invention, on a first semiconductor substrate, a first compositionally graded Si1-xGex buffer is deposited where the Ge composition x is increasing from about zero to a value less than about 20%. Then a first etch-stop Si1-yGey layer is deposited where the Ge composition y is larger than about 20% so that the layer is an effective etch-stop. A second etch-stop layer of strained Si is then grown. The deposited layer is bonded to a second substrate. After that the first substrate is removed to release said first etch-stop S1-yGey layer. The remaining structure is then removed in another step to release the second etch-stop layer. According to another aspect of the invention, a semiconductor structure is provided. The structure has a layer in which semiconductor devices are to be formed. The semiconductor structure includes a substrate, an insulating layer, a relaxed SiGe layer where the Ge composition is larger than approximately 15%, and a device layer selected from a group consisting of, but not limited to, strained-Siy relaxed Si1-yGey layer, strained Si1-zGey layer, Ge, GaAs, III-V materials, and II-VI materials, where Ge compositions y and z are values between 0 and 1.

摘要翻译： 一种制造半导体结构的方法。 根据本发明的一个方面，在第一半导体衬底上沉积第一组分梯度的Si 1-x N Ge x N x缓冲层，其中Ge组合物x从约 零到小于约20％的值。 然后沉积第一蚀刻停止Si 1-y Ge层，其中Ge组分y大于约20％，使得该层是有效的蚀刻停止 。 然后生长第二蚀刻停止层的应变Si。 沉积层结合到第二衬底。 之后，移除第一衬底以释放所述第一蚀刻停止层1-y层。 然后在另一步骤中除去剩余的结构以释放第二蚀刻停止层。 根据本发明的另一方面，提供一种半导体结构。 该结构具有要形成半导体器件的层。 半导体结构包括衬底，绝缘层，Ge组分大于约15％的弛豫SiGe层，以及选自但不限于应变Si Si层的器件层， Si 1 Y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y y ，GaAs，III-V材料和II-VI材料，其中Ge组分y和z是0和1之间的值。

公开(公告)号：US08629045B2

公开(公告)日：2014-01-14

申请号：US13591603

申请日：2012-08-22

申请人： Zhiyuan Cheng

发明人： Zhiyuan Cheng

IPC分类号： H01L21/02

CPC分类号： H01L21/02694 ,  H01L21/0237 ,  H01L21/02381 ,  H01L21/02513 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/8252 ,  H01L21/8258 ,  H01L27/0605 ,  H01L29/04 ,  H01L29/0607 ,  H01L29/0649 ,  H01L29/267 ,  H01L29/32 ,  H01L29/66462 ,  H01L31/0475 ,  Y02E10/50

摘要： A device includes a crystalline material within an area confined by an insulator. In one embodiment, the area confined by the insulator is an opening in the insulator having an aspect ratio sufficient to trap defects using an ART technique. Method and apparatus embodiments of the invention can reduce edge effects in semiconductor devices. Embodiments of the invention can provide a planar surface over a buffer layer between a plurality of uncoalesced ART structures.

摘要翻译： 一种器件包括在由绝缘体限制的区域内的结晶材料。 在一个实施例中，由绝缘体限制的区域是具有足以利用ART技术捕获缺陷的纵横比的绝缘体中的开口。 本发明的方法和装置实施例可以减少半导体器件中的边缘效应。 本发明的实施例可以在多个未经消解的ART结构之间的缓冲层上提供平面。

公开(公告)号：US20100025683A1

公开(公告)日：2010-02-04

申请号：US12495161

申请日：2009-06-30

申请人： Zhiyuan Cheng

发明人： Zhiyuan Cheng

IPC分类号： H01L29/04 ,  H01L21/20

CPC分类号： H01L21/02694 ,  H01L21/0237 ,  H01L21/02381 ,  H01L21/02513 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/8252 ,  H01L21/8258 ,  H01L27/0605 ,  H01L29/04 ,  H01L29/0607 ,  H01L29/0649 ,  H01L29/267 ,  H01L29/32 ,  H01L29/66462 ,  H01L31/0475 ,  Y02E10/50

摘要： A device includes a crystalline material within an area confined by an insulator. In one embodiment, the area confined by the insulator is an opening in the insulator having an aspect ratio sufficient to trap defects using an ART technique. Method and apparatus embodiments of the invention can reduce edge effects in semiconductor devices. Embodiments of the invention can provide a planar surface over a buffer layer between a plurality of uncoalesced ART structures.

摘要翻译： 一种器件包括在由绝缘体限制的区域内的结晶材料。 在一个实施例中，由绝缘体限制的区域是具有足以利用ART技术捕获缺陷的纵横比的绝缘体中的开口。 本发明的方法和装置实施例可以减少半导体器件中的边缘效应。 本发明的实施例可以在多个未经消解的ART结构之间的缓冲层上提供平面。

公开(公告)号：US20070054465A1

公开(公告)日：2007-03-08

申请号：US11220482

申请日：2005-09-07

申请人： Matthew Currie ,  Anthony Lochtefeld ,  Zhiyuan Cheng ,  Thomas Langdo

发明人： Matthew Currie ,  Anthony Lochtefeld ,  Zhiyuan Cheng ,  Thomas Langdo

IPC分类号： H01L21/30 ,  H01L21/46

CPC分类号： H01L21/84 ,  H01L21/76254 ,  H01L21/823807 ,  H01L21/823878 ,  H01L27/1203 ,  H01L29/7842 ,  H01L29/78687 ,  H01L2924/0002 ,  H01L2924/00

摘要： Monolithic lattice-mismatched semiconductor heterostructures are fabricated by bonding patterned substrates with alternative active-area materials formed thereon to a rigid dielectric platform and then removing the highly-defective interface areas along with the underlying substrates to produce alternative active-area regions disposed over the insulator and substantially exhausted of misfit and threading dislocations.

摘要翻译： 通过将形成在其上的替代活性区域材料的图案化衬底接合到刚性电介质平台上，然后与下面的衬底一起去除高缺陷界面区域以产生置于绝缘体上的替代有源区域区域来制造单片晶格失配的半导体异质结构 并且基本上耗尽了错配和穿线位错。

公开(公告)号：US06940089B2

公开(公告)日：2005-09-06

申请号：US10116559

申请日：2002-04-04

申请人： Zhiyuan Cheng ,  Eugene A. Fitzgerald ,  Dimitri A. Antoniadis

发明人： Zhiyuan Cheng ,  Eugene A. Fitzgerald ,  Dimitri A. Antoniadis

IPC分类号： H01L21/20 ,  H01L21/306 ,  H01L21/762 ,  H01L29/06 ,  H01L29/04 ,  H01L31/0328 ,  H01L31/0336 ,  H01L31/072

CPC分类号： H01L21/76256 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/0251 ,  H01L21/02532 ,  H01L21/02664 ,  H01L21/30608

摘要： A method of fabricating a semiconductor structure. According to one aspect of the invention, on a first semiconductor substrate, a first compositionally graded Si1-xGex buffer is deposited where the Ge composition x is increasing from about zero to a value less than about 20%. Then a first etch-stop Si1-yGey layer is deposited where the Ge composition y is larger than about 20% so that the layer is an effective etch-stop. A second etch-stop layer of strained Si is then grown. The deposited layer is bonded to a second substrate. After that the first substrate is removed to release said first etch-stop Si1-yGey layer. The remaining structure is then removed in another step to release the second etch-stop layer. According to another aspect of the invention, a semiconductor structure is provided. The structure has a layer in which semiconductor devices are to be formed. The semiconductor structure includes a substrate, an insulating layer, a relaxed SiGe layer where the Ge composition is larger than approximately 15%, and a device layer selected from a group consisting of, but not limited to, strained-Si, relaxed Si1-yGey layer, strained S1-zGez layer, Ge, GaAs, III-V materials, and II-VI materials, where Ge compositions y and z are values between 0 and 1.

摘要翻译： 一种制造半导体结构的方法。 根据本发明的一个方面，在第一半导体衬底上沉积第一组分梯度的Si 1-x N Ge x N x缓冲层，其中Ge组合物x从约 零到小于约20％的值。 然后沉积第一蚀刻停止Si 1-y Ge层，其中Ge组分y大于约20％，使得该层是有效的蚀刻停止 。 然后生长第二蚀刻停止层的应变Si。 沉积层结合到第二衬底。 之后，去除第一衬底以释放所述第一蚀刻停止Si 1-y Ge层。 然后在另一步骤中除去剩余的结构以释放第二蚀刻停止层。 根据本发明的另一方面，提供一种半导体结构。 该结构具有要形成半导体器件的层。 半导体结构包括基底，绝缘层，Ge组分大于约15％的弛豫SiGe层，以及选自但不限于应变Si的弛豫Si

公开(公告)号：US08629047B2

公开(公告)日：2014-01-14

申请号：US13544661

申请日：2012-07-09

申请人： Zhiyuan Cheng ,  Calvin Sheen

发明人： Zhiyuan Cheng ,  Calvin Sheen

IPC分类号： H01L21/8232

CPC分类号： H03M1/12 ,  B82Y10/00 ,  G06F1/04 ,  G11C11/16 ,  G11C11/161 ,  H01L21/0237 ,  H01L21/02521 ,  H01L21/02554 ,  H01L21/0256 ,  H01L21/02565 ,  H01L21/02568 ,  H01L21/02636 ,  H01L27/0629 ,  H01L27/0641 ,  H01L27/11 ,  H01L27/24 ,  H01L29/04 ,  H01L29/0895 ,  H01L29/122 ,  H01L29/267 ,  H01L29/36 ,  H01L29/7376 ,  H01L29/7378 ,  H01L29/7786 ,  H01L29/882 ,  H03K5/2427 ,  Y10S438/979

摘要： Structures include a tunneling device disposed over first and second lattice-mismatched semiconductor materials. Process embodiments include forming tunneling devices over lattice-mismatched materials.